4 research outputs found
Control de velocidad de un motor síncrono de imanes permanentes accionado por un inversor trifásico multinivel
Get PDFEste trabajo presenta el diseño e implementación de un controlador para el seguimiento de velocidad de un motor síncrono de imanes permanentes (MSIP). Se propone un controlador lineal basado en la retroalimentación dinámica de la salida pasiva estática del error exacto (ESEDPOF). El controlador pasivo propuesto requiere del conocimiento del par de carga, por lo que el mismo es estimado con un observador tradicional de orden reducido. El MSIP es impulsado por medio de un inversor multinivel trifásico de celdas en cascada de cinco niveles, el cual logra reducir el contenido armónico del voltaje y la corriente en la alimentación del motor (< 5% IEEE-519). Para la implementación del controlador, estimador y modulador multinivel se emplea un FPGA de la familia Spartan-6 XC6SLX9. La arquitectura del controlador al igual que las señales de referencia deseadas y portadoras está basada en el estándar IEEE-754 de representación numérica de punto flotante simple de 32 bits. La generación de las señales de seguimiento y de las señales portadoras del modulador PS-PWM se realizó por medio de la técnica de tablas de búsqueda empleando módulos de RAM que posee en su estructura interior el FPGA; con esto se logró reducir el empleo de recursos dentro del dispositivo. Para las operaciones aritméticas de suma, resta y multiplicación. se utilizaron los IP-Cores proporcionados por la herramienta del fabricante del FPGA, lo anterior para optimizar el uso de recursos. La descripción del control basado en FPGA se realiza en lenguaje VHDL. Para realizar las mediciones de corriente necesarias para la operación del controlador se emplearon tres sensores de corriente con la instrumentación necesaria y se empleó una etapa de conversión A/D de 10-bits. El procesamiento en paralelo que provee este dispositivo permitió obtener un tiempo de muestreo de 10 microsegundos. Para validar el funcionamiento del controlador y del sistema en general se realizaron pruebas con varios perfiles de velocidad, con cambios súbitos de carga y a carga máxima. Adicionalmente se analizaron las variables de velocidad, corrientes de Iq e Id y torque estimado. Se obtuvieron resultados satisfactorios en el control de velocidad y además un buen desempeño del inversor multinivel logrando disminuir el contenido armónico considerablemente
Control de velocidad de un motor síncrono de imanes permanentes accionado por un inversor trifásico multinivel
Get PDFEste trabajo presenta el diseño e implementación de
un controlador robusto para el seguimiento de velocidad
de un motor síncrono de imanes permanentes
(MSIP). Se propone un controlador lineal basado
en la retroalimentación dinámica de la salida pasiva
estática del error exacto. El controlador pasivo propuesto
requiere del conocimiento del par de carga, por
lo que el mismo es estimado con un observador tradicional
de orden reducido. El MSIP es impulsado por
medio de un inversor multinivel trifásico de celdas
en cascada de cinco niveles. Para la implementación
del controlador, estimador y modulador multinivel
se emplea un arreglo de compuertas programable en
campo (FPGA) de la familia Spartan-6 XC6SLX9. El
procesamiento en paralelo que provee este dispositivo
permite obtener un tiempo de muestreo de 10 us.
Los resultados de simulación y experimentales muestran
que el controlador propuesto tiene un excelente
desempeño.//This paper presents the design and FPGA embedded
implementation of robust controller design to
speed tracking problem for a Permanent Magnet Synchronous
Motor (PMSM). Then, a linear controller
based on the exact static error dynamics passive output
feedback (ESEDPOF) is proposed, where the uncertainty
estimation is taken into account. The technique
of passivity requires knowing the load torque,
this is estimated with a traditional reduced-order observer.
PMSM is driven by a five levels Three-Phase
Cascaded Cell Multi-Level Inverter (3 -CCMLI). The
medium-scale field-programmable gate array (FPGA)
Spartan-6 XC6SLX9 is used for implementing the
ESEDPOF controller, the reduced-order observer,
and the multilevel pulse width modulator. The parallel
processing provided by these devices allowed to
obtain a sampling time of 10us. Simulation and Experimental
validation shows an excellent dynamical
performance
Control de velocidad de un motor síncrono de imanes permanentes accionado por un inversor trifásico multinivel
No full textEste trabajo presenta el diseño e implementación de
un controlador robusto para el seguimiento de velocidad
de un motor síncrono de imanes permanentes
(MSIP). Se propone un controlador lineal basado
en la retroalimentación dinámica de la salida pasiva
estática del error exacto. El controlador pasivo propuesto
requiere del conocimiento del par de carga, por
lo que el mismo es estimado con un observador tradicional
de orden reducido. El MSIP es impulsado por
medio de un inversor multinivel trifásico de celdas
en cascada de cinco niveles. Para la implementación
del controlador, estimador y modulador multinivel
se emplea un arreglo de compuertas programable en
campo (FPGA) de la familia Spartan-6 XC6SLX9. El
procesamiento en paralelo que provee este dispositivo
permite obtener un tiempo de muestreo de 10 us.
Los resultados de simulación y experimentales muestran
que el controlador propuesto tiene un excelente
desempeño.//This paper presents the design and FPGA embedded
implementation of robust controller design to
speed tracking problem for a Permanent Magnet Synchronous
Motor (PMSM). Then, a linear controller
based on the exact static error dynamics passive output
feedback (ESEDPOF) is proposed, where the uncertainty
estimation is taken into account. The technique
of passivity requires knowing the load torque,
this is estimated with a traditional reduced-order observer.
PMSM is driven by a five levels Three-Phase
Cascaded Cell Multi-Level Inverter (3 -CCMLI). The
medium-scale field-programmable gate array (FPGA)
Spartan-6 XC6SLX9 is used for implementing the
ESEDPOF controller, the reduced-order observer,
and the multilevel pulse width modulator. The parallel
processing provided by these devices allowed to
obtain a sampling time of 10us. Simulation and Experimental
validation shows an excellent dynamical
performance
Control para el voltaje de salida de un inversor multinivel de capacitores flotantes
Get PDFThis paper presents the design of a robust Active Disturbance Rejection Controller (ADRC) for tracking the reference trajectory of the output voltage of a flying capacitor multilevel inverter. If the dynamics of each flying capacitor and of the passive elements of the filter are considered in the dynamic model of the converter, it results a high order model, which is difficult to control. PS-PWM modulation is used in this work to keep the voltages in the flying capacitors at their nominal values, and thereby generate a second-order simple dynamic model that is easier to control. The simulation and experimental results confirm that the controller is robust in the presence of disturbances, caused by either linear or nonlinear load changes. The experimental prototype of the complete system was built, and the implementation of the controller and the modulator was carried out in a FPGA; the results obtained are shown in the final part.Este artículo presenta el diseño de un controlador mediante la técnica de rechazo activo de perturbaciones para el seguimiento de la trayectoria de referencia para el voltaje de salida de un inversor multinivel de capacitores flotantes. Si en el modelo dinámico del convertidor se consideran las dinámicas de cada capacitor flotante y adicionalmente, las de los elementos pasivos del filtro de salida, el modelo resultante es de un orden alto, lo que dificulta su control. En este trabajo se emplea la modulación PS-PWM para mantener los voltajes en los capacitores flotantes en sus valores nominales y de esta manera poder generar un modelo dinámico simple, que resulta ser más fácil de controlar. Los resultados de simulación y experimentales, confirman que el controlador es robusto a perturbaciones provocadas por cambios en la carga, sin importar si son de tipo lineal o no lineal. Se realizó la construcción del prototipo experimental del sistema y se implementó el controlador y modulador en un FPGA y en la parte final se muestran los resultados obtenidos
