110 research outputs found
Challenges and Opportunities in Exascale-Computing Interconnects
No full textKeynote Talk, given by Manolis Katevenis and Nikolaos Chrysos, at the 1st International Workshop on Advanced Interconnect Solutions and Technologies for Emerging Computing Systems (AISTECS 2016), held in conjunction with the HiPEAC 2016 Conference, Prague, Czech Republic, 18 January 2016
Kurbinovo, Georgskirche
No full textBeschriftung Hallensleben:„Kurbinovo, H. Georgios, 1191 / Apsis, Zone II, Südseite / [Bild] / Patriarchen bzw. Bischöfe (Chrysos- / tomos, Athanas., Achilleios, Nikolaos“ [Plan siehe 023-182]http://difab.univie.ac.at (Digitales Forschungsarchiv Byzanz
"Preliminary Dissemination Report", ExaNeSt project Deliverable D7.1
No full textDissemination of research results is an extremely important part of an H2020 European funded project. Effective dissemination will ensure that the project is widely adopted and used across Europe. Project partners are all deeply aware of the need of disseminating project results to those who will use ExaNeSt to build new HPC facilities, and to scientific communities and those SMEs who may ask for and use ExaNeSt powerful platform. The dissemination activities have already encompassed printed and electronic media/publications, workshops, demos, networking, conferences and a project website. The project partners will continue to disseminate ExaNeSt results to a broad audience of data sciences and to SMEs in the emerging HPC market. All the Member States of the EU-28 as well as key non-EU markets will be targeted to ensure the widest possible uptake of the new technologies developed within the project. Existing networks and contacts will be exploited as well as industry associations, consortiums and groups. This document presents the preliminary dissemination activities (in the first 12 months) undertaken against targets set out in the DoA for the ExaNeSt H2020 project.ExaNeSt project Deliverable D7.
Ιστιοπλοΐα και οικονομική κρiση
No full textΗ έρευνα που θα πραγματευτούμε αφορά τις επιπτώσεις της οικονομικής κρίσης στο άθλημα της ιστιοπλοΐας τόσο σε αγωνιστικό όσο και σε ψυχαγωγικό επίπεδο. Σκοπός μας είναι όχι μόνο να παρουσιάσουμε αλλά και να αναλύσουμε τις επιδράσεις της οικονομικής κρίσης στους ομίλους ,στους αθλητές ,στις οικογένειες αυτών και στον χώρο του αθλητισμού γενικότερα. Η μέθοδος της έρευνας που χρησιμοποιήσαμε είναι η βιβλιογραφική ανασκόπηση. Η οικονομική κατάσταση της χώρας μας αποθαρρύνει τους πολίτες να ασχοληθούν με την ιστιοπλοΐα καθώς αποτελεί ένα δαπανηρό σπορ. Ωστόσο μέσα από την έρευνα αυτή καταλήγουμε στο ότι οι περισσότεροι Έλληνες το επιλέγουν ως άθλημα, διότι προσπαθούν να κάνουν πράγματα για τον εαυτό τους και για την ψυχική τους ηρεμία. Από την άλλη είναι γεγονός πως οι Έλληνες, δύσκολα χάνουν την όρεξη και το κέφι για διασκέδαση αφού το έχουν μέσα στο αίμα τους . Λόγω της οικονομικής κρίσης όμως, όλοι περνάνε μια περίοδο ανασφάλειας. Άραγε η διασκέδαση έχει μετατραπεί για τους περισσότερους σε περιττό έξοδο ή παραμένει απαραίτητη ανάγκη και είναι ένας τρόπος να ξεφύγουν από την καθημερινότητα τους. Έτσι παρ όλες τις δυσκολίες βρίσκουν χρόνο και χρήματα για να αφιερώσουν σε αυτό το ξεχωριστό άθλημα. Σαν Έλληνες ήμαστε ναυτικός λαός η θάλασσα είναι μέρος της καθημερινότητας μας καθώς η Ελλάδα περιτριγυρίζεται από θάλασσα. Η έρευνα αυτή προκύπτει από ένα σύνολο πηγών που προήλθαν από άρθρα και βιβλία που διαπραγματεύονται για την ιστιοπλοΐα. Μεγάλο πρόβλημα στην χωρά μας υπάρχει στις ολυμπιακές κατηγορίες οι όμιλοι και οι ομοσπονδίες δεν μπορούν να στηρίξουν τις προσπάθειες των αθλητών στο έπακρο με αποτέλεσμα πολλοί από αυτούς να σταματάνε. Τέλος σαν συμπέρασμα της έρευνας μας προκύπτει ότι ο όμιλος για να επιβιώσει και να ξεπεράσει τα διάφορα οικονομικά προβλήματα πρέπει να σκεφτεί τρόπους που θα προσελκύσουν τον κόσμο και θα τον κάνουν να ασχοληθεί με την ιστιοπλοΐα. Σίγουρα ο μέσος Έλληνας θέλει να κάνει πράγματα για τον εαυτό του, αλλά είναι θέμα των ομίλων να τους πείσει και να τους αναδείξει την χαρά της ιστιοπλοΐας.n
Εξάλειψη συμφόρησης σε πολυεπίπεδα δ'ικτυα μέσω πρωτοκόλλου αιτήσεων
No full textThis thesis considers bu ered multistage interconnection networks (fabrics), and investigates methods to reduce their bu er size requirements. Our contribution is a novel ow and congestion control scheme that achieves performance close to that of per-ow queueing while requiring much less bu er space than what per-ow queues would need. The new scheme utilizes a request-grant preapproval phase, as many contemporary bu erless networks do, but its operation is much simpler and its performance is remarkably better. Traditionally, the role of requests in bu erless networks is to reserve an available time slot on each link along a packet's route, where these time slots are contiguous in time along the path, so as to guarantee non-conicting packet transmission. These requirements impose a very heavy toll on the scheduling unit of such bu erless fabrics. By contrast, our requests do not reserve links for a speci c time duration, but instead only reserve space in the bu ers at their entry points; e ectively, the scheduling decisions that concern di erent links are decoupled among themselves, leading to a much simpler admission process. The proposed scheduling subsystem comprises independent single-resource schedulers, operating in a pipeline; they operate asynchronously to each other. In this thesis we show that the reservation of bu ers in front of critical network links {links that are unable to carry the potential aggregate demand{ eliminates congestion, in the sense that tra#c ows seamlessly through the network: it neither gets dropped, nor is excessively blocked waiting for downstream bu ers to become available. First, we apply request-grant scheduling to a single-stage switch, with small, shared output queues, which serves as a model for the more challenging multistage case. We demonstrate that, in principle, a very small number of fabric bu ers su#ces to reach high performance levels: with 12-cell bu er space per output, performance is better than in bu ered crossbars, which consume N cells of bu er space per output, where N is the number of ports. In this single-stage setting, we study the impact of input contention on scheduler performance, and the related synchronization phenomena. During this work, we have introduced a novel scheduling scheme for bu ered crossbar switches that makes bu er size independent of the round-trip-time between the linecards and the switch. We then proceed to the multistage case. Our main motivation and our primary benchmark is an example next-generation fabric challenge: a 1024#1024, 3-stage, non-blocking Clos/Benes fabric, running with no internal speedup, made of 96 single-chip 32#32 bu ered crosssbar switching elements (3 stages of 32 switch chips each). To eliminate congestion in the fabric, we carefully apply our request-grant scheduling protocol. We demonstrate that it is feasible to implement all schedulers centrally, in a single chip. Besides congestion elimination, our scheduler can guarantee 100 percent in-order delivery, using very small reorder bu ers, which can easily t in on-chip memory. Simulation results indicate very good delay performance, and throughput that exceeds 95% under unbalanced tra#c. Most prominent is the result that, under hotspot tra#c, with almost all output ports being congested, the non-congested outputs experience negligible delay degradation. The proposed system can directly operate on variable-size packets, eliminating the padding overhead and the associated internal speed-up. We also discuss a possible distributed version of the scheduling subsystem. Our scheme is appropriate to deal with heavy congestion; in systems that need to provide very low latency under (uncongested) light tra#c, one would apply this scheme when the load exceeds a given threshold. Lastly, we consider some blocking network topologies, like the banyan. In a banyan network, besides output ports, internal links can cause congestion as well. We show a fully distributed scheduler for this network, that eliminates congestion from both internal and output-port links
Scheduling in non-blocking buffered three-stage switching fabrics
No full textAbstract — Three-stage non-blocking switching fabrics are the next step in scaling current crossbar switches to many hundreds or few thousands of ports. Congestion (output contention) management is the central open problem –without it, performance suffers heavily under real-world traffic patterns. Centralized schedulers for bufferless crossbars manage output contention but are not scalable to high valencies and to multi-stage fabrics. Distributed scheduling, as in buffered crossbars, is scalable but has never been scaled beyond crossbars. We combine ideas from centralized and from distributed schedulers, from request-grant protocols, and from credit-based flow control, to propose a novel, practical architecture for scheduling in non-blocking buffered switching fabrics. The new architecture relies on multiple, independent, single-resource schedulers, operating in a pipeline. It: (i) does not need internal speedup; (ii) directly operates on variable-size packets or multi-packet segments; (iii) isolates well-behaved from congested flows; (iv) provides delays that successfully compete against output queueing; (v) provides 95% or better throughput under unbalanced traffic; (vi) provides weighted max-min fairness; (vii) resequences cells or segments using very small buffers; (viii) can be realistically implemented for a 1024×1024 reference fabric made out of 32×32 buffered crossbar switch elements at 10 Gbps line rate. This paper carefully studies the many intricacies of the problem and the solution, discusses implementation, and provides performance simulation results.
Weighted Max-Min Fair Scheduling, for a Crossbar, with Small Internal Memory
No full textSwitches play a pivotal role in the design of high performance networks; thus, they have to be efficient and inexpensive. Input buffered switches require the memories to run at just twice the line rate, thus demonstrating very good scalability. However, they also need a centralized scheduler that configures their crossbar so that, at any given time, non-conflicting packets are forwarded; the complexity of this scheduler increases considerably with switch size. Moreover, it is doubtful whether such an architecture can provide sophisticated QoS guarantees without sacrificing switching capacity. By contrast, the scheduling task is dramatically simplified if small buffers are included at each crosspoint of the crossbar. In this thesis we analyze such a buffered crossbar architecture which allows distributed scheduling: distinct servers at each input and output collectively but still independently schedule the set of flows through the interconnect. The input and output servers implement Weighted Round Robin (WFQ-like) scheduling and are loosely coordinated through backpressure signals from the crosspoint buffers. We study how close this system approximates the ideal weighted max-min fair allocation. We provide extensive simulations and preliminary analytical hints indicating that our scheme converges to such a fairness objective. In addition, we study convergence time and we quantify the unfairness during the convergence process. We also study saturation throughput under various assumptions on the form of traffic. Although even a buffer space of one cell suffices for the scheduling operation, a buffer size of 4 to 5 cells per crosspoint yields excellent performance, at least for switches up to 32x32.Τα συστήματα μεταγωγέων πακέτων παίζουν κρίσιμο ρόλο στη σχεδίαση δικτύων υψηλών επιδόσεων και για αυτό πρέπει να κατασκευαστούν έτσι ώστε να είναι αποτελεσματικά και χαμηλού κόστους. Οι μεταγωγείς με ουρές αποθήκευσης στις εισόδους, λειτουργούν με μνήμες με ταχύτητα μόλις διπλάσια της ταχύτητας των γραμμών μεταφοράς, επιδεικνύοντας έτσι πολύ καλές ιδιότητες κλιμάκωσης. Εν τούτοις, αυτά τα συστήματα επίσης απαιτούν ένα κεντρικό χρoνοπρογραμματιστή, που θα να επιλέγει, ανά πάσα στιγμή, πακέτα με προορισμούς μη αλληλοσυγκρουόμενους: η πολυπλοκότητα αυτού του χρονοπρογραμματιστή αυξάνει σημαντικά με το μέγεθος του μεταγωγέα. Επιπλέον, είναι ακόμα αμφισβητούμενο αν αυτή η αρχιτεκτονική μπορεί να προσφέρει σύνθετη ποιότητα υπηρεσίας, χωρίς να χρησιμοποιεί υποβαθμισμένα τη χωρητικότητα μετάδοσης του συστήματος. Σε αυτή τη μεταπτυχιακή εργασία, προτείνουμε και αναλύουμε μία αρχιτεκτονική για την τοπολογία crossbar με εσωτερική μνήμη, που ανήκει στην κατηγορία των παραπάνω μεταγωγέων και λύνει το πρόβλημα του εσωτερικού χρονόπρογραμματισμού με τρόπο απλό και αποδοτικό. Χρησιμοποιούμε εσωτερική αποθήκευση στο crossbar, που επιτρέπει σε ξεχωριστούς σε κάθε είσοδο και έξοδο χρόνοπρογραμματιστές, συλλογικά αλλά ταυτόχρονα και ο καθένας αυτόνομα, να επιλέγουν το σύνολο των πακέτων που θα προωθηθούν στις εξόδους. Στο σχήμα που εξετάζουμε σε αυτή την εργασία, οι χρονοπρογραμματιστές στις εισόδους και στις εξόδους υλοποιούν την αρχή της σταθμισμένης-κυκλικής δρομολόγησης (WRR) και ασθενώς συγχρονίζονται, μέσω των σημάτων οπισθοδρομικής πίεσης (backpressure) που διαχειρίζονται την εσωτερική μνήμη. Αυτή η αρχιτεκτονική διακρίνεται από υψηλή, επαναλαμβανόμενη, δομική οργάνωση και απλότητα, που επιτρέπει χαμηλού κόστους, γρήγορη και αποτελεσματική υλοποίηση, κατάλληλη για ένα φάσμα από κλίμακες. Μελετούμε το κατά πόσον η παροχή που διανέμει το προτεινόμενο σύστημα στις "ανταγωνιζόμενες" ροές πλησιάζει την ιδεατή δίκαιη κατανομή του μεγίστου-σταθμισμένου-ελαχίστου (Weighted Max-Min Fairness). Παρέχουμε εκτεταμένες προσομοιώσεις και προκαταρτικές αναλυτικές μαρτυρίες ότι το σύστημα συγκλίνει πολύ κοντά στον προαναφερθέντα στόχο δικαιοσύνης. Επιπρόσθετα, μελετάμε το χρόνο που χρειάζεται το σύστημα για να φτάσει στη κατάσταση ισορροπίας, και τις επιδόσεις παροχής του συστήματος, υπό διαφορετικές υποθέσεις για την φύση της εισερχόμενης κίνησης. Αν και χώρος για ένα μόλις πακέτο θα αρκούσε για την λειτουργικότητα του χρονοπρογραμματισμού, προσομοιώσεις και αναλυτικές ενδείξεις φανερώνουν ότι χώρος 4-5 πακέτων ανά crosspoint, μας επιτρέπει να πλησιάσουμε πολύ κοντά στα προαναφερθέντα χαρακτηριστικά αποτελεσματικότητας, τουλάχιστον για συστήματα μέχρι και 32x32
- …
