874 research outputs found
Scaling up qualitative data: with Professor Ken Benoit
No full textProfessor Benoit is the Principal Investigator in an ERC funded project QUANTESS developing innovative methods for the quantitative analysis of textual data in the social sciences. He is the co-author with Paul Nulty of the R software package for text analysis “quanteda”, and working on a book Quantitative Text Analysis Using R covering methods for managing, processing, and analysing textual data using the R programming language. He has taught quantitative text analysis extensively and has published research in this area targeting both methodology and political science applications
Thesium philosophicarum fasciculus
No full textquem ... praeside ... Io. Friderico Benoit ... publicè tutabitur Ioh. Rodolphus Kochius, HBernas, phil. stud. author & respondens, ad diem 5. Martii ...Diss. Hohe Schule Bern, 171
Intégration CMOS analogique de réseaux de neurones à cliques
No full textArtificial neural networks solve problems that classical processors cannot solve without using a huge amount of resources. For instance, multiple-signal analysis and classification are such problems. Moreover, artificial neural networks are more and more integrated on-chip. They aim therefore at increasing processors computational abilities or processing data in embedded systems. In embedded systems, circuit area and energy consumption are critical parameters. However, the amount of connections between neurons is very high. Besides, circuit integration is difficult due to weighted connections and complex activation functions. These limitations exist for most artificial neural networks models and are thus an issue for the integration of a neural network composed of a high number of neurons (hundreds of them or more). Clique-based neural networks are a model of artificial neural networks reducing the network density, in terms of connections between neurons. Its information storage capacity is moreover greater than that of a standard artificial neural networks model such as Hopfield neural networks. This model is therefore suited to implement a high number of neurons on chip, leading to low-complexity and low-energy consumption circuits. In this document, we introduce a mixed-signal circuit implementing clique-based neural networks. We also show several generic network architectures implementing a network of any number of neurons. We can therefore implement clique-based neural networks of up to thousands of neurons consuming little energy. In order to validate the proposed implementation, we have fabricated a 30-neuron clique-based neural network prototype integrated on chip for the Si 65-nm CMOS 1-V supply process. The circuit shows decoding performances similar to the theoretical model and executes the message recovery process in 58 ns. Moreover, the entire network occupies a silicon area of 16,470 µm² and consumes 145 µW, yielding a measured energy consumption per neuron of 423 fJ maximum. These results show that the fabricated circuit is ten times more efficient in terms of occupied silicon area and latency than a digital equivalent circuit.Les réseaux de neurones artificiels permettent de résoudre des problèmes que des processeurs classiques ne peuvent pas résoudre sans utiliser une quantité considérable de ressources matérielles. L'analyse et la classification de multiples signaux en sont des exemples. Ces réseaux sont de plus en plus implantés sur des circuits intégrés. Ils ont ainsi pour but d'augmenter les capacités de calcul de processeurs ou d'effectuer leur traitement dans des systèmes embarqués. Dans un contexte d'application embarquée, la surface et la consommation d'énergie du circuit sont prépondérantes. Cependant, le nombre de connexions entre les neurones est élevé. De plus, les poids synaptiques ainsi que les fonctions d'activation utilisées rendent les implantations sur circuit complexes. Ces aspects, communs dans la plupart des modèles de réseaux de neurones, limitent l'intégration d'un réseau contenant un nombre de neurones de l'ordre de la centaine. Le modèle des réseaux de neurones à cliques permet de réduire la densité de connexions au sein d'un réseau, tout en gardant une capacité de stockage d'information plus grande que les réseaux de Hopfield, qui est un modèle standard de réseaux de neurones. Ce modèle est donc approprié pour implanter un réseau de grande taille, à condition de l'intégrer de façon à garder la faible complexité de ses fonctions, pour consommer un minimum d'énergie. Dans ce document, nous proposons un circuit mixte analogique/numérique implantant le modèle des réseaux de neurones à cliques. Nous proposons également plusieurs architectures de réseau pouvant contenir un nombre indéterminé de neurones. Cela nous permet de construire des réseaux de neurones à cliques contenant jusqu'à plusieurs milliers de neurones et consommant peu d'énergie. Pour valider les concepts décrits dans ce document, nous avons fabriqué et testé un prototype d'un réseau de neurones à cliques contenant trente neurones sur puce. Nous utilisons pour cela la technologie Si CMOS 65 nm, avec une tension d'alimentation de 1 V. Le circuit a des performances de récupération de l'information similaires à celles du modèle théorique, et effectue la récupération d'un message en 58 ns. Le réseau de neurones occupe une surface de silicium de 16 470 µm² et consomme 145 µW. Ces mesures attestent une consommation d'énergie par neurone de 423 fJ au maximum. Ces résultats montrent que le circuit produit est dix fois plus efficace qu'un équivalent numérique en termes de surface de silicium occupée et de latence
Intégration CMOS analogique de réseaux de neurones à cliques
No full textArtificial neural networks solve problems that classical processors cannot solve without using a huge amount of resources. For instance, multiple-signal analysis and classification are such problems. Moreover, artificial neural networks are more and more integrated on-chip. They aim therefore at increasing processors computational abilities or processing data in embedded systems. In embedded systems, circuit area and energy consumption are critical parameters. However, the amount of connections between neurons is very high. Besides, circuit integration is difficult due to weighted connections and complex activation functions. These limitations exist for most artificial neural networks models and are thus an issue for the integration of a neural network composed of a high number of neurons (hundreds of them or more). Clique-based neural networks are a model of artificial neural networks reducing the network density, in terms of connections between neurons. Its information storage capacity is moreover greater than that of a standard artificial neural networks model such as Hopfield neural networks. This model is therefore suited to implement a high number of neurons on chip, leading to low-complexity and low-energy consumption circuits. In this document, we introduce a mixed-signal circuit implementing clique-based neural networks. We also show several generic network architectures implementing a network of any number of neurons. We can therefore implement clique-based neural networks of up to thousands of neurons consuming little energy. In order to validate the proposed implementation, we have fabricated a 30-neuron clique-based neural network prototype integrated on chip for the Si 65-nm CMOS 1-V supply process. The circuit shows decoding performances similar to the theoretical model and executes the message recovery process in 58 ns. Moreover, the entire network occupies a silicon area of 16,470 µm² and consumes 145 µW, yielding a measured energy consumption per neuron of 423 fJ maximum. These results show that the fabricated circuit is ten times more efficient in terms of occupied silicon area and latency than a digital equivalent circuit.Les réseaux de neurones artificiels permettent de résoudre des problèmes que des processeurs classiques ne peuvent pas résoudre sans utiliser une quantité considérable de ressources matérielles. L'analyse et la classification de multiples signaux en sont des exemples. Ces réseaux sont de plus en plus implantés sur des circuits intégrés. Ils ont ainsi pour but d'augmenter les capacités de calcul de processeurs ou d'effectuer leur traitement dans des systèmes embarqués. Dans un contexte d'application embarquée, la surface et la consommation d'énergie du circuit sont prépondérantes. Cependant, le nombre de connexions entre les neurones est élevé. De plus, les poids synaptiques ainsi que les fonctions d'activation utilisées rendent les implantations sur circuit complexes. Ces aspects, communs dans la plupart des modèles de réseaux de neurones, limitent l'intégration d'un réseau contenant un nombre de neurones de l'ordre de la centaine. Le modèle des réseaux de neurones à cliques permet de réduire la densité de connexions au sein d'un réseau, tout en gardant une capacité de stockage d'information plus grande que les réseaux de Hopfield, qui est un modèle standard de réseaux de neurones. Ce modèle est donc approprié pour implanter un réseau de grande taille, à condition de l'intégrer de façon à garder la faible complexité de ses fonctions, pour consommer un minimum d'énergie. Dans ce document, nous proposons un circuit mixte analogique/numérique implantant le modèle des réseaux de neurones à cliques. Nous proposons également plusieurs architectures de réseau pouvant contenir un nombre indéterminé de neurones. Cela nous permet de construire des réseaux de neurones à cliques contenant jusqu'à plusieurs milliers de neurones et consommant peu d'énergie. Pour valider les concepts décrits dans ce document, nous avons fabriqué et testé un prototype d'un réseau de neurones à cliques contenant trente neurones sur puce. Nous utilisons pour cela la technologie Si CMOS 65 nm, avec une tension d'alimentation de 1 V. Le circuit a des performances de récupération de l'information similaires à celles du modèle théorique, et effectue la récupération d'un message en 58 ns. Le réseau de neurones occupe une surface de silicium de 16 470 µm² et consomme 145 µW. Ces mesures attestent une consommation d'énergie par neurone de 423 fJ au maximum. Ces résultats montrent que le circuit produit est dix fois plus efficace qu'un équivalent numérique en termes de surface de silicium occupée et de latence
Intégration CMOS analogique de réseaux de neurones à cliques
No full textArtificial neural networks solve problems that classical processors cannot solve without using a huge amount of resources. For instance, multiple-signal analysis and classification are such problems. Moreover, artificial neural networks are more and more integrated on-chip. They aim therefore at increasing processors computational abilities or processing data in embedded systems. In embedded systems, circuit area and energy consumption are critical parameters. However, the amount of connections between neurons is very high. Besides, circuit integration is difficult due to weighted connections and complex activation functions. These limitations exist for most artificial neural networks models and are thus an issue for the integration of a neural network composed of a high number of neurons (hundreds of them or more). Clique-based neural networks are a model of artificial neural networks reducing the network density, in terms of connections between neurons. Its information storage capacity is moreover greater than that of a standard artificial neural networks model such as Hopfield neural networks. This model is therefore suited to implement a high number of neurons on chip, leading to low-complexity and low-energy consumption circuits. In this document, we introduce a mixed-signal circuit implementing clique-based neural networks. We also show several generic network architectures implementing a network of any number of neurons. We can therefore implement clique-based neural networks of up to thousands of neurons consuming little energy. In order to validate the proposed implementation, we have fabricated a 30-neuron clique-based neural network prototype integrated on chip for the Si 65-nm CMOS 1-V supply process. The circuit shows decoding performances similar to the theoretical model and executes the message recovery process in 58 ns. Moreover, the entire network occupies a silicon area of 16,470 µm² and consumes 145 µW, yielding a measured energy consumption per neuron of 423 fJ maximum. These results show that the fabricated circuit is ten times more efficient in terms of occupied silicon area and latency than a digital equivalent circuit.Les réseaux de neurones artificiels permettent de résoudre des problèmes que des processeurs classiques ne peuvent pas résoudre sans utiliser une quantité considérable de ressources matérielles. L'analyse et la classification de multiples signaux en sont des exemples. Ces réseaux sont de plus en plus implantés sur des circuits intégrés. Ils ont ainsi pour but d'augmenter les capacités de calcul de processeurs ou d'effectuer leur traitement dans des systèmes embarqués. Dans un contexte d'application embarquée, la surface et la consommation d'énergie du circuit sont prépondérantes. Cependant, le nombre de connexions entre les neurones est élevé. De plus, les poids synaptiques ainsi que les fonctions d'activation utilisées rendent les implantations sur circuit complexes. Ces aspects, communs dans la plupart des modèles de réseaux de neurones, limitent l'intégration d'un réseau contenant un nombre de neurones de l'ordre de la centaine. Le modèle des réseaux de neurones à cliques permet de réduire la densité de connexions au sein d'un réseau, tout en gardant une capacité de stockage d'information plus grande que les réseaux de Hopfield, qui est un modèle standard de réseaux de neurones. Ce modèle est donc approprié pour implanter un réseau de grande taille, à condition de l'intégrer de façon à garder la faible complexité de ses fonctions, pour consommer un minimum d'énergie. Dans ce document, nous proposons un circuit mixte analogique/numérique implantant le modèle des réseaux de neurones à cliques. Nous proposons également plusieurs architectures de réseau pouvant contenir un nombre indéterminé de neurones. Cela nous permet de construire des réseaux de neurones à cliques contenant jusqu'à plusieurs milliers de neurones et consommant peu d'énergie. Pour valider les concepts décrits dans ce document, nous avons fabriqué et testé un prototype d'un réseau de neurones à cliques contenant trente neurones sur puce. Nous utilisons pour cela la technologie Si CMOS 65 nm, avec une tension d'alimentation de 1 V. Le circuit a des performances de récupération de l'information similaires à celles du modèle théorique, et effectue la récupération d'un message en 58 ns. Le réseau de neurones occupe une surface de silicium de 16 470 µm² et consomme 145 µW. Ces mesures attestent une consommation d'énergie par neurone de 423 fJ au maximum. Ces résultats montrent que le circuit produit est dix fois plus efficace qu'un équivalent numérique en termes de surface de silicium occupée et de latence
Intégration CMOS analogique de réseaux de neurones à cliques
No full textArtificial neural networks solve problems that classical processors cannot solve without using a huge amount of resources. For instance, multiple-signal analysis and classification are such problems. Moreover, artificial neural networks are more and more integrated on-chip. They aim therefore at increasing processors computational abilities or processing data in embedded systems. In embedded systems, circuit area and energy consumption are critical parameters. However, the amount of connections between neurons is very high. Besides, circuit integration is difficult due to weighted connections and complex activation functions. These limitations exist for most artificial neural networks models and are thus an issue for the integration of a neural network composed of a high number of neurons (hundreds of them or more). Clique-based neural networks are a model of artificial neural networks reducing the network density, in terms of connections between neurons. Its information storage capacity is moreover greater than that of a standard artificial neural networks model such as Hopfield neural networks. This model is therefore suited to implement a high number of neurons on chip, leading to low-complexity and low-energy consumption circuits. In this document, we introduce a mixed-signal circuit implementing clique-based neural networks. We also show several generic network architectures implementing a network of any number of neurons. We can therefore implement clique-based neural networks of up to thousands of neurons consuming little energy. In order to validate the proposed implementation, we have fabricated a 30-neuron clique-based neural network prototype integrated on chip for the Si 65-nm CMOS 1-V supply process. The circuit shows decoding performances similar to the theoretical model and executes the message recovery process in 58 ns. Moreover, the entire network occupies a silicon area of 16,470 µm² and consumes 145 µW, yielding a measured energy consumption per neuron of 423 fJ maximum. These results show that the fabricated circuit is ten times more efficient in terms of occupied silicon area and latency than a digital equivalent circuit.Les réseaux de neurones artificiels permettent de résoudre des problèmes que des processeurs classiques ne peuvent pas résoudre sans utiliser une quantité considérable de ressources matérielles. L'analyse et la classification de multiples signaux en sont des exemples. Ces réseaux sont de plus en plus implantés sur des circuits intégrés. Ils ont ainsi pour but d'augmenter les capacités de calcul de processeurs ou d'effectuer leur traitement dans des systèmes embarqués. Dans un contexte d'application embarquée, la surface et la consommation d'énergie du circuit sont prépondérantes. Cependant, le nombre de connexions entre les neurones est élevé. De plus, les poids synaptiques ainsi que les fonctions d'activation utilisées rendent les implantations sur circuit complexes. Ces aspects, communs dans la plupart des modèles de réseaux de neurones, limitent l'intégration d'un réseau contenant un nombre de neurones de l'ordre de la centaine. Le modèle des réseaux de neurones à cliques permet de réduire la densité de connexions au sein d'un réseau, tout en gardant une capacité de stockage d'information plus grande que les réseaux de Hopfield, qui est un modèle standard de réseaux de neurones. Ce modèle est donc approprié pour implanter un réseau de grande taille, à condition de l'intégrer de façon à garder la faible complexité de ses fonctions, pour consommer un minimum d'énergie. Dans ce document, nous proposons un circuit mixte analogique/numérique implantant le modèle des réseaux de neurones à cliques. Nous proposons également plusieurs architectures de réseau pouvant contenir un nombre indéterminé de neurones. Cela nous permet de construire des réseaux de neurones à cliques contenant jusqu'à plusieurs milliers de neurones et consommant peu d'énergie. Pour valider les concepts décrits dans ce document, nous avons fabriqué et testé un prototype d'un réseau de neurones à cliques contenant trente neurones sur puce. Nous utilisons pour cela la technologie Si CMOS 65 nm, avec une tension d'alimentation de 1 V. Le circuit a des performances de récupération de l'information similaires à celles du modèle théorique, et effectue la récupération d'un message en 58 ns. Le réseau de neurones occupe une surface de silicium de 16 470 µm² et consomme 145 µW. Ces mesures attestent une consommation d'énergie par neurone de 423 fJ au maximum. Ces résultats montrent que le circuit produit est dix fois plus efficace qu'un équivalent numérique en termes de surface de silicium occupée et de latence
Fables de La Fontaine: Une Anthologie proposée par Benoit Marchon
No full textHere are forty-three fables presented by an artist I have enjoyed twice elsewhere. The book's unusual shape (6½ x 10¾) is the first clue that it is going to present traditional material in a fresh way. Almost every presentation involves two pages and clever positioning of a few key images. GA (10-11) presents an ant with a sack of grain on his back marching across the page above a grasshopper moving upwards with a guitar on his back: character, load, and direction are all different. FC presents a cheese with its owner's name struck through and changed from Corbeau to Renard (12-13). WS shows a stork with a scissors for a head beside an x-ray of a wolf's digestive tract with the bone lodged down the throat (22-23). The spilt milk of MM is blotting out drawings of hens, pig, and cow (30-31). The surreal style fits the approach perfectly. Sometimes I have no idea why an object is presented the way Jarrie presents it; other times it is perfect. The bull in OF holds the frog by a tether as though the latter were a helium-filled balloon (32-33). Maybe best of all is The Rat and the Elephant (50-51). The elephant is segmented to make room for the text. Between the elephant's legs, mostly hidden from us, a cat reaches out a paw for the minuscule rat under the elephant's big belly. For sheer fun, try The Lion Defeated by a Man (78-79). The book has a place-holding ribbon, a short life of both La Fontaine and of Jarrie, and a helpful glossary of unusual language in the fables. This book fulfills its rear cover's promise of a fresh entry into a fabulous zoological park. Bravo, Jarrie!This is a hardbound book (hard cover)Language note: FrenchJean de La Fontaine; Benoit Marcho
Distributed Clique-Based Neural Networks for Data Fusion at the Edge
No full textInternational audienceDistributed smart sensors are more and more used in applications such as biomedical or domestic monitoring. However, each sensor broadcasts data wirelessly to the others or to an aggregator, which leads to energy-hungry sensors not ensuring data privacy. To tackle both challenges, this work proposes to distribute a part of a clique-based neural network in each sensor. This scheme allows standardizing data at the sensor level, ensuring privacy if the data is intercepted. Besides, a lower number of bits is transmitted, thus limiting the communication overhead. The circuit implementation is possible with the use of single-cluster iterative clique-based circuits. To this end, a hardware circuit has been fabricated and performs a classification using 115fJ per synaptic event per neuron in 83ns
L’écriture impliquée: nouvelle forme de l’engagement littéraire chez fatou diome, Léonora Miano et Marie Ndiaye
No full textMade available in DSpace on 2018-09-04T20:36:43Z (GMT). No. of bitstreams: 2
BENOIT-DISSERTATION-2018.pdf: 826258 bytes, checksum: 62bd64e1f91412319b132e14ea06de60 (MD5)
LICENSE.txt: 4212 bytes, checksum: 47cf8a908eb36adb8db64e0e0da466e9 (MD5)
Previous issue date: 2018-04-18Embargo set by: Seth Robbins for item 107270
Lift date: 2020-09-04T20:37:00Z
Reason: Author requested U of Illinois access only (OA after 2yrs) in Vireo ETD systemEmbargo set by: Seth Robbins for item 107270
Lift date: 2020-09-04T20:42:08Z
Reason: Author requested U of Illinois access only (OA after 2yrs) in Vireo ETD systemCette thèse propose d’expliciter les manières dont l’implication se manifeste dans les textes de Fatou Diome, Léonora Miano et Marie NDiaye. Dans un contexte français de résurgence de l’engagement littéraire, elle exprime des manières d’intervenir par l’écriture sur des problèmes sociaux ou politiques qui traversent la société. L’originalité de notre thèse tient à l’intérêt d’avoir privilégié le contexte d’écriture de ces auteures. En effet, la critique des littératures africaines francophones lie l’émergence de nouvelles formes d’écriture, à partir de années quatre-vingt, à la présence des auteurs de cette littérature dans un espace qui n’est plus africain mais essentiellement parisien. Le choix de l’implication nous permet d’inscrire les écrivaines choisies pour notre analyse dans un lieu témoin de pratiques d’écritures nouvelles qui montrent des préoccupations qui ne sont plus uniquement d’ordre esthétique.Submission published under a 24 month embargo labeled 'U of I Access', the embargo will last until 2020-05-01The student, Malyoune Benoit, accepted the attached license on 2018-04-18 at 07:03.The student, Malyoune Benoit, submitted this Dissertation for approval on 2018-04-18 at 07:11.This Dissertation was approved for publication on 2018-04-18 at 17:39.DSpace SAF Submission Ingestion Package generated from Vireo submission #12334 on 2018-08-31 at 17:20:24U of I Only Restriction Lifted for Item 107270 on 2020-09-05T09:15:26Z
L'étude des cadastres antiques : à propos d'Olbia de Provence
No full textThe study of antique cadastres : namely about Olbia in Provence
The knowledge about the way land is occupied, as well in uran as rural areas, gain increasing importance with the actual approach to antique societies. The study of Greek and Roman cadastres in the Mediterrannean contour concern also Southern Gaul, not without arising problems of method about their identification, their restitution and their dating. Starting from his recent cadastral analysis of the territory surrounding the Marseilles foundation at Olbia. J. Benoit remains reserved about the reliability, the limits, even the dangers of the diverse techniques of investigation generally in practice.
Inside a zone where cadastre is established, to the North of Olbia, J. Benoit has dissociated the area situated to the North- North-East of the antique settlement. After a critical interpretation and Mediterranean wide comparaisons, the author delimits an area relatively restricted (750 acres), spreading from the sea to the mountain, regulated by a rectangular module 105x52,5 m. This cadastre most probably established on the basic mesure of a foot of 29,6 cm, could belong to a periode of Greek colonization (middle of the fourth - beginning of the first century B. C).La connaissance des modes de l'occupation des sols, tant urbaine que rurale, prend de plus en plus d'importance dans l'approche actuelle des sociétés antiques. L'étude des cadastrations grecques et romaines du pourtour méditerranéen concerne également le Midi gaulois, non sans poser plusieurs problèmes de méthode pour leur identification, leur restitution et leur datation. Partant de ses récentes analyses sur la cadastration du territoire alentour de la fondation massaliote d'Olbia, J. Benoit s'interroge, en premier lieu, sur la fiabilité, les limites, voire les dangers des diverses techniques d'investigation généralement usitées.
A l'intérieur d'une zone cadastrée au Nord d'Olbia, J. Benoit dissocie celle située au Nord-Nord-Est de l'agglomération antique. Après une interprétation critique et des comparaisons méditerranéennes, l'auteur délimite une aire relativement réduite (305 ha), s'étalant entre mer et montagne, rythmée selon un module rectangulaire de 105 x 52,5 m. Ce cadastre, très probablement édifié sur la mesure d'un pied de 29,6 cm, pourrait se rapporter à l'époque de colonisation grecque (milieu du IVème - début du Ier s. av. J.-C).Benoit Jean. L'étude des cadastres antiques : à propos d'Olbia de Provence. In: Documents d'Archéologie Méridionale, vol. 8, 1985. pp. 25-48
- …
