84 research outputs found
Projeto de referência de tensão subbandgap
No full textA referência de tensão é um circuito muito relevante por fornecer sua tensão de saída para diversos circuitos analógicos, sinais mistos e digitais, além de ter sido um importante tópico de estudo em circuitos integrados por mais de 50 anos. Uma referência de tensão deve providenciar uma tensão estável com baixa sensibilidade à variações na temperatura, tensão de alimentação, características de processo de fabricação e estresses no encapsulamento, além de outros parâmetros específicos de cada aplicação. Esse tipo de circuito funciona com o cancelamento da dependência térmica entre duas grandezas elétricas, normalmente implementados pela soma ponderada de dois efeitos físicos independentes com dependências térmicas opostas. Circuitos denominados bandgap empregam a deriva térmica negativa de uma junção semicondutora para gerar a grandeza elétrica com dependência complementar à temperatura absoluta, enquanto o potencial térmico, advindo da constante de Boltzmann e da carga do elétron, normalmente é utilizado para gerar a grandeza elétrica com dependência proporcional à temperatura absoluta. Considerando que essas grandezas também dependem do processo de fabricação, o desempenho de referência é muito impactado pela variabilidade de fabricação. Um projeto que apresente robustez à variabilidade é mandatório para aumentar a precisão do circuito. Consequentemente, este trabalho apresenta o projeto de uma referência de tensão subbandgap de baixa variabilidade comportamental. Foi implementada uma fonte de corrente ISQ para a polarização de todos os blocos do circuito com uma corrente que apresenta baixa variabilidade comportamental. Foram implementados Self-Cascode MOSFET (SCM) e Pares Diferenciais Desbalanceados para a geração de tensões proporcionais à temperatura absoluta. As topologias empregadas são descritas analiticamente e o modelo ACM foi utilizado durante o projeto. O circuito é formando somente por transistores no processo de fabricação de 180 nm CMOS da XFAB. As simulações realizadas em schematic view resultaram em uma tensão de referência de 738 mV apresentando TC médio de 37,6 ppm/ C, consumindo 8,809 μV em uma tensão de alimentação de 1,8 V. Simulações Monte Carlo foram conduzidas para avaliar o comportamento do circuito frente à variabilidade comportamental, apresentando resultados comparáveis à artigos publicados em convenções internacionais.The voltage reference is a very relevant circuit for providing its output voltage to many analog, mixed-signal and digital circuits, and has been an important topic of study in integrated circuits for more than 50 years. A voltage reference must provide a stable voltage with low sensitivity to variations in temperature, supply voltage, manufacturing process characteristics and package stresses, as well as other application-specific parameters. This type of circuit works by canceling the thermal dependence between two electrical quantities, usually implemented by the weighted sum of two independent physical effects with opposite thermal dependencies. Circuits called bandgap employ the negative thermal drift of a semiconductor junction to generate the electric quantity with complementary temperature dependence, while the thermal potential, related from the Boltzmann’s constant and the electron charge, is normally used to generate the proportional term. Since these quantities are also dependent on the fabrication process, the reference performance is greatly impacted by fabrication variability. Reduction or a design that exhibits robustness to variability is mandatory to increase the circuit accuracy. Hence, this paper presents the design of a subbandgap voltage reference with low behavioral variability. An ISQ current source was implemented for biasing all the circuit blocks with a current that exhibits low behavioral variability. Self-Cascode MOSFET (SCM) and Unbalanced Differential Pairs were implemented for the generation proportional to absolute temperature terms. The topologies employed are described analytically and the ACM model was used during the design. The circuit is formed only by transistors in XFAB’s 180 nM CMOS manufacturing process. Simulations performed in schematic view resulted in a reference voltage of 738 mV showing average TC of 37,6 ppm/ C, consuming 8,809 μV at a supply voltage of 1,8 V. Monte Carlo simulations were conducted to evaluate the circuit behavior against behavioral variability, presenting results comparable to papers published in international conventions
Low-Voltage, Low-Area, nW-Power CMOS Digital-Based Biosignal Amplifier
No full textThis paper presents the operation principle and the silicon characterization of a power efficient ultra-low voltage and ultra-low area fully-differential, digital-based Operational Transconductance Amplifier (OTA), suitable for microscale biosensing applications (BioDIGOTA). Measured results in 180nm CMOS prototypes show that the proposed BioDIGOTA is able to work with a supply voltage down to 400 mV, consuming only 95 nW. Owing to its intrinsically highly-digital feature, the BioDIGOTA layout occupies only 0.022 mm2 of total silicon area, lowering the area by 3.22X times compared to the current state of the art, while keeping reasonable system performance, such as 7.6 NEF with 1.25 μVRMS input referred noise over a 10 Hz bandwidth, 1.8% of THD, 62 dB of CMRR and 55 dB of PSRR
Um amplificador de baixo ruído banda larga, sem indutor, com alta linearidade e 24 dB de ganho para a banda do padrão IEEE 802.22
No full textA new 50 MHz - 1 GHz low-noise amplifier circuit with high linearity for IEEE 802.22 wireless regional area network (WRAN) is presented. It was implemented without any inductor and offers a differential output for balun use. Noise cancelling and linearity boosting techniques were used to improve the amplifier performance in a way they can be separately optimized. Linearity was improved using diode-connected transistors. The amplifier was implemented in a 130 nm CMOS process in a compact 136 m x 71 m area. Simulations are presented for post-layout schematics for two classes of design: one for best linearity, another for best noise figure (NF). When optimized for best linearity, simulation results achieve a voltage gain > 23.7 dB (power gain > 19.1 dB), a NF < 3.6 dB over the entire band (with 2.4 dB min figure), an input third-order intercept point (IIP3) > 3.3 dBm (7.6 dBm max.) and an input power reflection coefficient S11 < -16 dB. When optimized for best NF, it achieves a voltage gain > 24.7 dB (power gain > 19.8 dB), a NF < 2 dB over the entire band, an IIP3 > -0.3 dBm and an S11 < -11 dB. Monte Carlo simulation results confirm low sensitivity to process variations. Also a low sensitivity to temperature within the range -55 to 125 C was observed for Gain, NF and S11. Power consumption is 17.6 mA under a 1.2 V supply.Um novo circuito amplificador de 50 MHz - 1 GHz com alta linearidade para o padrão IEEE 802.22 “wireless regional area” (WRAN) é apresentado. Ele foi implementado sem nenhum indutor e oferece uma saída diferencial para ser utilizada como balun. Técnicas de cancelamento de ruído e aumento de linearidade foram usadas para melhorar a performace do amplificador de modo que eles pudessem ser otimizados separadamente. A linearidade foi melhorada utilizando transistores conectados como diodo. O amplificador foi implementado em um processo CMOS 130 nm, em uma área compacta de 136 m x 71 m. As simulações são apresentadas para esquemáticos pós-leiaute para duas classes diferentes de projeto: um visando a melhor linearidade e o outro a melhor Figura de Ruído (FR). Quando otimizado para melhor linearidade, os resultados de simulação atingem um ganho de tensão > 23.7 dB (ganho de potência > 19.1 dB), uma figura de ruído < 3.6 dB na banda inteira (com 2.4 dB min), um ponto de intersecção de terceira ordem (IIP3) > 3.3 dBm (7.6 dBm max) e um coeficiente de reflexão de entrada S11 < -16 dB. Quando otimizado para melhor figura de ruído, ele atinge um ganho de tensão > 24.7 dB (ganho de potência > 19.8 dB), uma FR < 2 dB na banda inteira, um IIP3 > -0.3 dBm e um S11 < -11 dB. Resultados de simulação Monte Carlo confirmam baixa sensibilidade à variabilidade de processo. Além disso, uma baixa sensibilidade com a temperatura na faixa de -55 até 125 C foi observada para Ganho, FR e S11. Consumo de potência é 17.6 mA sob fonte de alimentação de 1.2 V
Desenvolvimento de um vant e algoritmos de aerofotogrametria no contexto de uma startup de consultoria em sensoriamento remoto
No full textA redução de custos do ferramental para construção de VANTS (Veículos Aéreos Não Tripulados) permitiu que empresas de diversas áreas pudessem desenvolver soluções específicas. Contudo, ainda existe espaço no mercado brasileiro para empresas de tecnologia desenvolverem produtos. O presente trabalho visa projetar e construir uma plataforma completa para levantamentos aerofotogramétricos comerciais, incluindo um VANT e softwares para operação. Além disso, foram implementados algoritmos de ortorretificação e pós-processamento nas áreas florestal e de mineração. É adotado um viés científico-comercial para especificação dos componentes, isto é, utiliza-se o método científico, inclusive no estudo de implementação de ferramentas já disponíveis no mercado. A pesquisa se dá no ambiente de uma startup fundada pelo autor, a PixForce, cujo foco de atuação principal é sensoriamento remoto e teve duração de 12 meses.The lowering costs of tools for construction of UAVs (Unmanned Aerial Vehicles) allowed companies from different areas to develop specific solutions. However, at the Brazilian market there is still room for technology companies to develop products. This dissertation aims to design and build a complete platform for commercial aerial photogrammetric surveys, including a UAV and operational software. Furthermore, orthorectification and post-processing algorithms were implemented in the forest and mining industries. A scientific-commercial approach was adopted to specify the components of the project, that is, the scientific method is used also in the study of the implementation of tools already available in the market. The research takes place in the environment of a startup founded by the author, PixForce, whose main focus is remote sensing. The research lasted for 12 months
Referências de tensão CMOS em NanoWatts e sem resistores para aplicações em sub-1 V
No full textIntegrated voltage references have always been a fundamental block of any electronic system, and an important research topic that has been extensively studied in the past 50 years. A voltage reference is a circuit that provides a stable voltage with low sensitivity to variations in temperature, supply, load, process characteristics and packaging stresses. They are usually implemented through the weighted sum of two independent physical phenomena with opposite temperature dependencies. Usually the thermal voltage, related to the Boltzmann’s constant and the electron charge, provides a positive temperature dependence, while the silicon bandgap voltage or a MOSFET’s threshold voltage provide the complementary term. An auxiliary biasing block is sometimes necessary to provide the necessary currents for the circuit to work, and additional blocks implement the weighted sum. The scaling of process technologies is the main driving factor for low voltage operation, while the emergence of portable battery-operated, implantable biomedical and energy harvesting devices mandate that every circuit consume as little power as possible. Therefore, sub-1 V supplies and nanoWatt power have become key characteristics for these kind of circuits, but there are several challenges when designing high accuracy voltage references in modern CMOS technologies under these conditions. The traditional topologies are not suitable because they provide a reference voltage above 1 V, and to achieve such power consumption levels would require G resistances, that occupy a huge silicon area. Recent advances have achieved these levels of power consumption but with limited accuracy, expensive calibration procedures and large silicon area.Referências de tensão integradas sempre foram um bloco fundamental de qualquer sistema eletrônico e um importante tópico de pesquisa que tem sido estudado extensivamente nos últimos 50 anos. Uma tensão de referência é um circuito que provê uma tensão estável com baixa sensibilidade a variações em temperatura, alimentação, carga, características do processo de fabricação e tensões mecânicas de encapsulamento. Elas são normalmente implementadas através da soma ponderada de dois fenômenos físicos diferentes, com comportamentos em temperatura opostos. Normalmente, a tensão térmica, relacionada à constante de Boltzmann e à carga do elétron, fornece uma dependência positiva com temperatura, enquanto que a tensão base-emissor VBE de um transistor bipolar ou a tensão de limiar de um MOSFET fornece o termo complementar. Um bloco auxiliar é às vezes utilizado para fornecer as correntes de polarização do circuito, e outros blocos adicionais implementam a soma ponderada. A evolução da tecnologia de processos é o principal fator para aplicações em baixa tensão, enquanto que a emergência de dispositivos portáteis operados a bateria, circuitos biomédicos implantáveis e dispostivos de captura de energia do ambiente restringem cada circuito a consumir o mínimo possivel. Portanto, alimentações abaixo de 1 V e consumos na ordem de nanoWatts se tornaram características fundamentais de tais circuitos. Contudo, existem diversos desafios ao projetar referências de tensão de alta exatidão em processos CMOS modernos sob essas condições. As topologias tradicionais não são adequadas pois elas provêm uma referência de tensão acima de 1 V, e requerem resistências da ordem de G para atingir tão baixo consumo de potência, ocupando assim uma grande área de silício. Avanços recentes atingiram tais níveis de consumo de potência, porém com limitada exatidão, custosos procedimentos de calibração e grande área ocupada em silício. Nesta dissertação apresentam-se duas novas topologias de circuitos: uma tensão de junção bipolar com compensação de curvatura que não utiliza resistores e é auto-polarizada; e um circuito de referência bandgap sem resistores que opera abaixo de 1 V (também chamado de sub-bandgap). Ambos circuitos operam com consumo na ordem de nanoWatts e ocupam pequenas áreas de silício. Resultados de simulação para dois processos diferentes, 180 nm e 130 nm, e resultados experimentais de uma rodada de fabricação em 130 nm apresentam melhorias sobre tais limitações, mantendo as características desejadas de não conter resistores, ultra baixo consumo, baixa tensão de alimentação e áreas muito pequenas
Projeto e desenvolvimento de carga ativa microcontrolada de baixo custo
No full textO presente relatório versa a respeito do projeto e construção de um protótipo de carga eletrônica DC, programável, baseada em torno da plataforma de desenvolvimento Arduino, e cujo objetivo é constituir uma opção de menor custo frente às opções comerciais, ao mesmo tempo que é robusta, versátil, flexível e facilmente expansível. Para tanto, a devida pesquisa de mercado foi realizada, levantando as opções de entrada disponíveis, cujo preço base encontrado foi de US248,06, significativamente inferior àquele anteriormente citado, conforme era desejado.This report states over the project and construction of a prototype for a electronic programmable DC load, based over an Arduino development platform, whose objective is to be a low cost option for the commercialy available ones, as well as being robust, versatile, flexible and easily expansible. To do so, the required market research has been done, gathering the entry level options available, which yelded a base price of US248,06, significantly lower than the one quoted before, as desired
Conversor DC - DC de Alta Eficiência baseado em Capacitores Chaveados usando MPPT com o Objetivo de Coletar Energia Fotovoltaica com Foco em Aplicações IoT
No full textEste trabalho apresenta um conversor CC - CC baseado em Capacitores Chaveados de 6 fases e tempos intercalados com o objetivo de coletar energia fotovoltaica projetado em tecnologia CMOS de 130 nm para ser usado em aplicações em Internet das Coisas e Nós Sensores. Ele rastreia o máximo ponto de entrega de energia de um painel fotovoltaico policristalino de 3 cm x 3 cm através de modulação da frequência de chaveamento com o objetivo de carregar baterias. A razão da tensão de circuito aberto foi a estratégia de rastreio escolhida. O conversor foi projetado em uma tecnologia CMOS de 130 nm e alcança uma eficiência de 90 % para potencias de entrada maiores do que 30 mW e pode operar com tensões que vão de 1.25 até 1.8 V, resultando em saídas que vão de 2.5 até 3.6, respectivamente. Os circuitos periféricos também incluem uma proteção contra sobre tensão na saída de 3.6 V e circuitos para controle, que consomem um total máximo de potência estática de 850 A em 3.3 V de alimentação. O layout completo ocupa uma área de 300 x 700 m2 de silício. Os únicos componentes não integrados são 6x100 nF capacitores
Reflectômetro vetorial de banda larga com rede de defasagem discreta
No full textReflectômetros vetoriais de banda larga são instrumentos complexos e de custo elevado. São também um dos equipamentos mais importantes para medidas elétricas na faixa de frequências de micro-ondas. Eles determinam o coeficiente de reflexão e a impedância nas portas de dispositivos passivos e ativos. Algumas alternativas de baixo custo foram desenvolvidas. Entre elas o reflectômetro vetorial de seis portas. Em uma de suas implementações emprega-se uma rede defasadora discreta juntamente com um conjunto de detectores escalares para gerar os parâmetros de um sistema de equações lineares capaz de determinar o coeficiente de reflexão. Este trabalho estuda topologias de redes defasadoras, circuitos detectores de radiofrequência baseados em diodos Schottky e divisores de potência para projetar, simular e construir um reflectômetro vetorial na faixa de frequências de 0,5 GHz até 6 Ghz.Broadband vector reflectometers are complex and expensive instruments. They are also one of the most important devices for measurements in microwave circuits, being capable of measuring the reflection coefficient and the port impedance of passive and active devices. Some low-cost alternatives have been developed, including the six-port reflectometer. In one of its implementations a discrete phase shifting network with a set of scalar detectors is employed. A system of linear equations is then used to obtain the reflection coefficient. This work studies discrete phase shifting network topologies, Schottky diode radio frequency detector circuits and power splitters and presents the design, simulation and implementation of a vector reflectometer for frequencies ranging from 0,5 GHz to 6 GHz
Referências de tensão sub-bandgap CMOS sem resistores com um único ajuste para aplicações de alta precisão
No full textA voltage reference is a relevant circuit class since its output voltage should generate an accurate reference for many analog, mixed-signal, and digital applications. This type of circuit works based on the mutual compensation of the temperature dependencies of two electrical quantities. Considering that these quantities also depend on the fabrication process, the voltage reference performance is heavily affected by fabrication variability. The reduction or compensation of the variability impact on the reference performance is a considerable design challenge, required to increase its precision and robustness. Hence, this work proposes two sub-bandgap voltage references that are designed to reduce the variability impact on the reference voltage to enhance its precision. A BJT biasing circuit, a self-cascode MOSFET, an unbalanced differential pair and a high-slope PTAT structure were analyzed to understand how to minimize the main error sources, such as fabrication variability and intrinsic non-linearities. From this investigation, a sheet specific current (ISQ) source was implemented for biasing a BJT to reduce the variability of its generated base-emitter voltage. Also, the self-cascode MOSFET and the unbalanced differential pair architectures were chosen to form the proposed voltage references. A single-point trimming strategy was presented to reduce the temperature sensitivity of the circuits. The voltage references topologies are analytically described and the UICM model was used to design the circuits. The circuits are resistorless and were designed in a 180 nm process. Also, the performance of the voltage references were evaluated through post-layout simulation. Then, the proposed sub-bandgap reference with self-cascode MOSFETs (SBSCM) presented a 592 mV reference voltage with a typical temperature coefficient (TC) of 3.6 ppm/°C, while consuming just 40.8 nW under 1.8 V of power supply. The sub-bandgap reference with an unbalanced differential pair (SBDF) resulted in a 607 mV reference voltage with a typical TC of 8.3 ppm/°C and consuming 40 nW under 1.8 V of supply voltage. Monte-Carlo simulations demonstrated the sensitivity of the implemented design to fabrication variability. Considering the variability impact and the trimming scheme, the SBSCM and the SBDF presented an average TC of 6.9 ppm/°C and 11 ppm/°C, respectively. The circuit’s performance presented low power consumption and TC with an accurate output voltage while occupying a small silicon area.A referência de tensão é uma classe de circuito relevante já que sua tensão de saída deve gerar uma referência precisa para muitas aplicações analógicas, de sinais mistos e digitais. Esse tipo de circuito funciona baseado na compensação mútua de dependências de temperatura de duas grandezas elétricas. Considerando que essas grandezas também dependem do processo de fabricação, o desempenho das referências de tensão são profundamente afetadas pela variabilidade de fabricação. A redução ou compensação do impacto da variabilidade no desempenho da referência é um desafio considerável de projeto, necessário para aumentar sua precisão e robustez. Por isso, esse trabalho propõe duas referências de tensão do tipo sub-bandgap que são projetadas para reduzir o impacto da variabilidade na referência de tensão para aumentar a precisão. Um circuito de polarização de um transistor bipolar, um MOSFET self-cascode, um par diferencial desbalanceado e uma estrutura PTAT high-slope foram analisadas para identificar como minimizar as principais fontes de erros, como a variabilidade de fabricação e não-linearidades intrínsecas. A partir dessa investigação, uma fonte de corrente ISQ foi implementada para alimentar um transistor bipolar e reduzir a variabilidade da tensão de base-emissor gerada. Além disso, as estruturas de MOSFET self-cascode e do par diferencial desbalanceado foram escolhidos para formar as referências de tensão propostas. Uma estratégia de calibração em um único ponto foi apresentada para reduzir a sensibilidade à temperatura do circuito. As topologias de referências de tensão são descrevidas analiticamente e o modelo UICM foi utilizado para projetar o circuito. Os circuitos não possuem resistores e foram projetados em um processo de 180 nm. Além disso, o desempenho dos circuitos é avaliado através de simulações feitas após o layout. Então, a referência sub-bandgap com MOSFET self-cascode (SBSCM) apresentou uma referência de tensão de 592 mV com um coeficiente de temperatura (TC) típico de 3.6 ppm/°C, consumindo 40.8 nW com uma fonte de alimentação de 1.8 V. A referência sub-bandgap com o par diferencial desbalanceado (SBDF) resultou em uma referência de tensão de 607 mV com um TC típico de 8.3 ppm/°C e consumindo 40 nW com 1.8 V de tensão de alimentação. Simulações do tipo Monte Carlo demonstraram a sensibilidade do projeto implementado à variabilidade. Considerando o impacto da variabilidade e a calibração proposta, as referências SBSCM e SBDF apresentaram um TC médio de 6.9 ppm/°C e 11 ppm/°C, respectivamente. O desempenho dos circuitos apresentou um baixo consumo de potência e coeficiente de temperatura com uma tensão de saída precisa, ocupando uma pequena área de silício
Referências de tensão integradas CMOS : testes, medidas e caracterização térmica
No full textEste trabalho descreve o setup de medidas e os resultados experimentais de uma Referência de Tensão somente com transistores NMOS baseada no ponto ZTC. Os transistores Zero- VT são usados como cargas ativas no circuito aberto e de feedback do circuito. Os resultados de medição de 10 amostras (processo 130 nm CMOS) do mesmo lote mostram que o circuito pode operar em 0,6 V de tensão mínima de alimentação, produz um Vref 0,372 V com 3 mV de desvio padrão, em comparação com 0,450 V e 29,2 mV respectivamente da simulação pós-layout. Além disso, o circuito ocupa uma área de apenas 0,006 mm 2. O coeficiente de temperatura medido de -55 oC a 75 oC é 76 ppm / oC para alimentação nominal de 1,2 V. O consumo de energia à temperatura ambiente e a alimentação de 1,2 V é de cerca de 0,9 μW. O circuito atinge um line sensitivity de apenas 0.177 % / V. O PSR foi medido em 500 Hz, 1 Khz, 10Khz e 100Khz e os resultados foram -27,5 dB, -23,5, -11,5 e -9,42 respectivamente.This work describes the measurement setup and results of NMOS-Only Voltage Reference based on the Zero Temperature Coefficient (ZTC) transistor point. Zero-VT transistors are used as active loads in the open and feedback loop of the circuit. Measurement results from 10 samples (130 nm CMOS process) of the same batch shows that circuit can operate at 0.6 minimum supply voltage, produces a Vref of 0.372 V with 3 mV of standard deviation, in comparison of 0.450 V and 29.2 mV respectively for post-layout simulation. Also the circuit occupy a 0.006 mm2 area. Measured temperature coefficient from -55 oC to 75 oC is 76 ppm/oC for nominal 1.2 V supply. Power consumption at room temperature and 1.2 V supply is around 0.9 μW. The circuit achieve a line sensitivity of only 0.177 %/V. The PSR was measured in 500 Hz, 1 Khz, 10Khz and 100Khz and the results was -27.5 dB, -23.5, -11.5 and -9.42 respectively
- …
