637 research outputs found
Design-space exploration of ultra-low power CMOS logic gates in a 28 nm FD-SOI technology
No full textVohrmann M, Geisler P, Jungeblut T, Ruckert U. Design-space exploration of ultra-low power CMOS logic gates in a 28 nm FD-SOI technology. In: 2017 European Conference on Circuit Theory and Design (ECCTD). IEEE; 2017
Intelligente Werkzeugmaschinen
No full textRagg C, Jungeblut T, Jurke B. Intelligente Werkzeugmaschinen. wt Werkstattstechnik online. 2015;105(5):252-256
Datenflussmodellierung als Methode zur Optimierung von Entwicklungsprozessen am Beispiel der Leiterplattenentwicklung
No full textHerbrechtsmeier S, Jungeblut T, Porrmann M. Datenflussmodellierung als Methode zur Optimierung von Entwicklungsprozessen am Beispiel der Leiterplattenentwicklung. In: Entwurf mechatronischer Systeme. Vol 343. Paderborn: HNI Verlagsschriftenreihe; 2015
Elektronische Umfelderkennung bei Erntemaschinen. Verbundprojekt itsOWL-EUE innerhalb des Spitzenclusters it's OWL : Abschlussbericht des itsOWL-EUE Konsortiums
No full textKorthals T, Krause T, Jungeblut T. Elektronische Umfelderkennung bei Erntemaschinen. Verbundprojekt itsOWL-EUE innerhalb des Spitzenclusters it's OWL : Abschlussbericht des itsOWL-EUE Konsortiums.; 2018.Abschlussbericht: itsowl-EU
Poster: Selection of Optimal Neural Model using Spiking Neural Network for Edge Computing
No full textUllah S, Roy K, Rückert U, Jungeblut T. Poster: Selection of Optimal Neural Model using Spiking Neural Network for Edge Computing . In: 2024 IEEE 44th International Conference on Distributed Computing Systems (ICDCS). IEEE; 2024: 1452-1453
Real-Time Resource Efficient Simulator for SNNs-based Model Experimentation
No full textUllah S, Koravuna S, Jungeblut T, Rückert U. Real-Time Resource Efficient Simulator for SNNs-based Model Experimentation
Design-Space Exploration of the Configurable 32 bit VLIW Processor CoreVA for Signal Processing Applications
No full textSievers G, Christ P, Einhaus J, Jungeblut T, Porrmann M, Rückert U. Design-Space Exploration of the Configurable 32 bit VLIW Processor CoreVA for Signal Processing Applications. In: 2013 NORCHIP. 2013
Entwurfsraumexploration ressourceneffizienter VLIW-Prozessoren
Full text linkJungeblut T. Entwurfsraumexploration ressourceneffizienter VLIW-Prozessoren. Bielefeld: Universität Bielefeld; 2011.Die zunehmende Miniaturisierung digitaler Schaltkreise durch moderne Fertigungsverfahren und die damit verbundene steigende Integrationsdichte von mikroelektronischen Schaltkreisen erlaubt die Realisierung von immer komplexeren und leistungsfähigeren Prozessoren. Die Steigerung der Performanz durch eine reine Erhöhung der Taktfrequenz wirkt sich jedoch nachteilig auf die Leistungsaufnahme des Systems aus. Neue Architekturen stellen die geforderte Leistungsfähigkeit durch eine höhere
Parallelität zur Verfügung. Diese ermöglicht eine höhere Energieeffizienz, da die Taktfrequenz eines Parallelprozessors vergleichsweise niedrig gehalten werden kann. Es gilt, eine hohe Ressourceneffizienz, d.h. einen guten Kompromiss zwischen Performanz und Bedarf an Ressourcen, wie Fläche oder Leistungsaufnahme, zu erreichen. Die eng gekoppelten Funktionseinheiten skalierbarer Very-Long-Instruction-Word (VLIW)-Prozessoren eignen sich insbesondere für Anwendungsszenarien, in denen eine hohe Ressourceneffizienz gefordert ist.
Diese Arbeit dokumentiert die Entwurfsraumexploration einer skalierbaren und ressourceneffizienten VLIW-Architektur – dem CoreVA-Prozessor. Als Grundlage der Entwicklung dient ein, in Kooperation mit der Fachgruppe "Programmiersprachen und Übersetzer" der Universität Paderborn entwickelter, dualer Entwurfsablauf, der auf einer zentralen Prozessorspezifikation basiert. Der hohe Automatismus dieses Entwurfsablaufs ermöglicht kürzere Iterationszyklen während der Entwicklung und somit die Abdeckung größerer Entwurfsräume, als es bisher möglich war. Ziel der Entwicklung war die Implementierung und Realisierung einer anwendungsspezifischen Architektur, die möglichst gut an das jeweilige Anwendungsszenario angepasst ist. Die Nutzbarkeit des in dieser Arbeit entwickelten Entwurfsablaufes wird anhand der Entwurfsraumexploration des CoreVA-Prozessors gezeigt. Neben der Exploration der funktionalen Parallelität des Prozessorkerns wird auch eine Analyse der Forwarding-Architektur und des Speicher-Subsystems vorgestellt. Zur weiteren Steigerung der Ressourceneffizienz können Hardware-Beschleuniger an das CoreVA-System gekoppelt werden. Verschiedene Anbindungsvarianten erlauben sowohl die eng gekoppelte Integration direkt an den Prozessorkern als auch die flexible Anbindung von externen Hardware-Erweiterungen auf einem dedizierten rekonfigurierbaren Baustein.
Die Vorstellung der prototypischen Implementierungen sowohl als FPGA-Prototyp als auch als ASIC-Realisierung bildet den Abschluss dieser Dissertation. In einer 65 nm Low-Power-Standardzellentechnologie von STMicroelectronics belegt der vierfach parallele CoreVA-Prozessor eine Chipfläche von 2,7 mm². Bei einer Taktfrequenz von 400 MHz liefert die Architektur einen Durchsatz von bis zu 3,2 Milliarden Operationen pro Sekunde. Die Leistungsaufnahme liegt bei durchschnittlich 169 mW. Damit wird die Ressourceneffizienz der entwickelten skalierbaren VLIW-Architektur deutlich
Realtime multiprocessor for mobile ad hoc networks
Full text linkJungeblut T, Grünewald M, Porrmann M, Rückert U. Realtime multiprocessor for mobile ad hoc networks. Advances in Radio Science. 2008;6:239-243.This paper introduces a real-time Multiprocessor
System-On-Chip (MPSoC) for low power wireless applications.
The multiprocessor is based on eight 32bit RISC processors
that are connected via an Network-On-Chip (NoC).
The NoC follows a novel approach with guaranteed bandwidth
to the application that meets hard realtime requirements.
At a clock frequency of 100MHz the total power consumption
of the MPSoC that has been fabricated in 180 nm
UMC standard cell technology is 772mW
Identiteter och världsbild : "hårdkokt" skriftbruk i Thorsten Jonssons noveller
No full textidentity and worldview – “hard-boiled” writing in Thorsten Jonsson’s short storiesThis article deals with the Swedish author Thorsten Jonsson (1910–50) and his first short story collection Som det brukar vara (1939) [‘As it usually is’]. The nar- rative represents a new modernistic literary trend in Swedish prose in the 1930s. i take my starting point in Burgess & ivanič’s (2010) theories of the act of writing involving many different identities, and particularly what Burgess & ivanič iden- tify as the discursive self. By contemporary readers and critics the discursive self in the short story collection was often connected with an American hard-boiled literary ideal, often linked to ernest Hemingway’s writings. in this article i dis- cuss the common textual features of the two authors’ first collections, but also the differences that emerge when looking through the linguistic surface. The analysis shows that Thorsten Jonsson’s discursive self is based upon a northern Swedish culture, Hemingway’s on an urban American one. </p
- …
