1,721,200 research outputs found
Elaboration et caractérisation de films minces de Ta2O5 pour la réalisation de structures capacitives intégrées sur le silicium.
No full textLes travaux présentés dans ce manuscrit s´insèrent dans le cadre des recherches sur les matériaux "high-k", c´est-à-dire à forte permittivité. Ils concernent plus précisément l´élaboration et la caractérisation de couches minces d´oxyde de tantale (Ta2O5) en vue de réaliser des structures capacitives intégrées sur silicium. Dans un premier temps nous proposons une brève synthèse bibliographique. Celle-ci expose les caractéristiques des principales méthodes de préparation de l´oxyde, les effets de différents traitements avant et après dépôt ainsi que les études réalisées sur les structures Métal/Isolant/Métal (MIM). Nous présentons ensuite les outils de caractérisation physiques et électriques utilisés au cours de cette étude. Puis nos résultats sont développés en deux grandes parties. La première concerne la faisabilité de couches minces de Ta2O5 par méthode CVD assistée par plasma (ECR-PECVD) en vue d´applications microélectroniques. Les dépôts ont été effectués à partir d´un précurseur non carboné (TaF5)
Conception à très faible tension en technologie avancée, vers une définition d'architecture de systèmes autonomes, optimisés spécifiquement pour la faible tension comprenant la compensation des conditions environnementales et la variabilité
No full textLa conception de circuit à très faible tension d'alimentation est un moyen depuis longtemps connu pour diminuer la consommation d'énergie des circuits pour un même service rendu [VITTOZ weak inversion]. La faible tension permet de gagner à la fois en courant de fuite [K ROY leakage] et surtout en courant dynamique qui reste la partie de l'énergie consommée la plus ardue a maîtriser. Elle s'accompagne d'un délai multiplié par plusieurs ordres de grandeur et une sensibilité accrue aux variations de paramètres des dispositifs. Cette variation étant plus grande dans les technologies récentes, la conception à très faible tension était jusqu'à récemment limitée aux nœuds technologiques en deçà de 40nm, mais des avancées récentes en technologie 32nm ont été publiés [TI ISSCC2011]. Un premier travail de thèse [ABOUZEID PhD], a permis de confirmer la faisabilité de la conception de circuit ULV. Plus précisément ont été démontrées : · une méthodologie de conception de cellules logiques en technologie 90nm, 65nm, 45nm et 40nm · une adaptation des flots automatiques d'implémentation et de vérification en 40nm · un précurseur de SRAM en CMOS65nm Sur cette base le présent travail de thèse consistera en l'élargissement de l'éventail du champ de conception ULV vers la gestion d'alimentation, la compensation des conditions environnementales et l'optimisation architecturale afin de préparer l'industrialisation de futures applications ULV.IoT applications continue to push towards ultra-low-power constrained ASICs, creating severe challenges to achieve sufficient power efficiency in extreme Voltage and Temperature conditions. Thus, it is necessary to build closed-loop compensation systems that are autonomous to environmental conditions especially temperature at sub-threshold regime. Two major work are proposed: an adaptive techniques that allow to enhance the performance of designs that leverage aggressive voltage scaling. we fully exploits the FD-SOI 28nm technology dual gate capabilities to both attain optimal power efficiency points and compensate for gradual changes in overall device performance due to process, voltage, and temperature variations. Our proposed compensation Unit system is a fully-digital error-prediction solution providing a compromise between industry reliability requirements and manufacturing guard-band reduction with low-invasiveness and post-silicon tunability. Critical-Paths timing monitors are distributed across the processor and tuned to match the closest critical paths. A programmable workload emulator allows to adapt and take into account the processor tasks. Generated warning Flags due to V-T variations are analyzed based on an adjustable warning rate and body bias is adapted correspondingly. Based on the operation voltage, either fine or coarse body biasing can be activated for compensation. The second part of this thesis addresses on-chip temperature monitoring that plagues aggressively voltage scaled ASICs. We propose to closely monitor temperature fluctuations at low-voltage but also hot-spot detection at nominal and over-drive supply voltage conditions
Radiation-Hardening-By-Design (RHDB) and modeling of single event effects in digital circuits manufactured in Bulk 65 nm and FDSOI 28 nm
No full textLa miniaturisation des circuits intégrés numériques tend à augmenter leur sensibilité aux radiations. Ainsi le rayonnement naturel peut induire des événements singuliers et porter atteinte à la fiabilité des circuits.Cette thèse porte sur la modélisation des mécanismes à l'origine de ces événements singuliers et sur le développement de solutions de durcissement par conception permettant de limiter l'impact des radiations sur le taux d'erreur.Dans une première partie, nous avons notamment développé une approche dénommée RWDD (Random-Walk Drift- Diffusion) modélisant le transport et la collection de charges au sein d'un circuit, sur la base d'équations physiques sans paramètre d'ajustement. Ce modèle particulaire et sa résolution numérique transitoire permettent de coupler le transport des charges avec un simulateur circuit, tenant ainsi compte de l'évolution temporelle des champs électriques dans la structure. Le modèle RWDD a été intégré avec succès dans une plateforme de simulation capable d'estimer la réponse d'un circuit suite à l'impact d'une particule ionisante.Dans une seconde partie, des solutions de durcissement permettant de limiter l'impact des radiations sur la fiabilité des circuits ont été développées. A l'échelle des cellules élémentaires, de nouvelles bascules robustes aux radiations ont été proposées, en limitant leur impact les performances. Au niveau système, une méthodologie de duplication de l'arbre d'horloge a été développée. Enfin, un flot de triplication a été conçu pour les systèmes dont la fiabilité est critique. L'ensemble de ces solutions a été implémenté en technologie 65 nm et UTBB-FDSOI 28 nm et leur efficacité vérifiée expérimentalement.The extreme technology scaling of digital circuits leads to increase their sensitivity to ionizing radiation, whether in spatial or terrestrial environments. Natural radiation can now induce single event effects in deca-nanometer circuits and impact their reliability.This thesis focuses on the modeling of single event mechanisms and the development of hardening by design solutions that mitigate radiation threat on the circuit error rate.In a first part of this work, we have developed a physical model for both the transport and collection of radiation-induced charges in a biased circuit, derived from pure physics-based equations without any fitting parameter. This model is called Random-Walk Drift-Diffusion (RWDD). This particle-level model and its numerical transient solving allows the coupling of the charge collection process with a circuit simulator, taking into account the time variations of the electrical fields in the structure. The RWDD model is able to simulate the behavior of a circuit following a radiation impact, independently of the implemented function and the considered technology.In a second part of our work, hardening solutions that limit radiation impacts on circuit reliability have been developed. At elementary cell level, new radiation-hardened latch architectures have been proposed, with a limited impact on performances. At system level, a clock tree duplication methodology has been proposed, leaning on specific latches. Finally, a triplication flow has been design for critical applications. All these solutions have been implemented in 65 nm and UTBB-FDSOI 28nm technologies and radiation test have been performed to measure their hardening efficiency
Quantum transport in Green’s function formalism and electron-photon interaction for modeling photovoltaic cells
No full textCe document présente notre travail sur la modélisation en formalisme des fonctions de Green (abrégé formalisme de Green) du transport quantique et de l’intéraction éléctron-photon dans une cellule photovoltaïque composée d’une boîte quantique connectée à deux nanofils semi-infinis, La simulation numérique a été réalisée sur le cluster de calculs MERLIN (IM2NP). Nous présentons le formalisme de Green en général puis appliqué à cellule. Le fonctionnement général de la cellule est déduit de son diagramme de bande qui comporte des contacts sélectifs. Ensuite, nous présentons les résultats obtenus dans l’approximation de bande plate, qui simplifie le contact aux nanofils. Ceux-ci mettent en lumière des effets intriqués du couplage tunnel (couplage entre la boîte et les nanofils) et du couplage optique (couplage avec la lumière). Nous présentons ensuite un calcul analytique effectué dans le régime de fort couplage tunnel et qui explique le fonctionnement contre-intuitif du couplage tunnel dans ce régime. Nous observons également une transition dans le processus de production du courant entre le régime de fort couplage tunnel et le régime de fort couplage optique. Ensuite, nous sortons de l’approximation de bande plate et découvrons que les effets contre-intuitifs sont toujours valides, même si le modèle analytique lui ne l’est plus. Nous présentons le nouvel effet induit par la nouvelle forme du couplage aux réservoirs hors de l’approximation de bande plate: la courbe courant-tension présente une conductance de shunt négative. Cela n’a jamais été observé dans une cellule photovoltaïque auparavant. Enfin, nous présentons une réalisation possible de notre cellule.This document present our work on the modeling of quantum transport coupled to electron-photon interaction in a solar cell composed of one quantum dot connected to two semi-infinite quantum wires. The proposed cell based on a dot in a wire, is a concept imagined in order to investigate quantum effects inside 1D structures in contact with 0D ones. The numerical simulation powered on the Merlin cluster (IM2NP) relies on Green’s function formalism. The philosophy of Green’s function formalism is introduced and then applied to the photovoltaic cell. An overview of the functioning of the cell is given. Results on the cell are presented in the wide band limit (approximation that simplifies the contact to wires). We observe an interlinked impact of the tunneling coupling (dot-wires coupling) and the optical coupling (to light) on the current. In the strong tunneling regime, an increase of the tunneling coupling decreases the current and similarly in the strong optical coupling regime, an increase of the optical coupling decreases the current. We investigate the counter-intuitive impact of the tunneling coupling in the strong tunneling regime through analytical calculations, considering only the first loop of the numerical code instead of the whole self-consistent process. We observe a transition in the current creation process while switching from the strong tunneling regime to the strong optical coupling regime. Results on the cell beyond the wide band limit approximation are presented in which the system exhibits another atypical response to illumination: I-V curve exhibits a negative shunt conductance! Finally, a realization proposal for the concept cell is described
Métrologie de l'environnement radiatif terrestre à l'aide de différents détecteurs solides
No full textCette thèse a porté sur la détection à l'aide de détecteurs solides des principaux flux de particules (neutrons, protons, muons) constituant le rayonnement atmosphérique naturel. Dans la première partie de ce travail, nous avons utilisé différents détecteurs à semi-conducteur (capteurs CCD et photodiodes de grande surfaces) pour la détection de ce rayonnement au niveau du sol. Des expériences ont été conduites en altitude et au niveau de la mer dans le but de distinguer et de déterminer avec précisons la contribution de chaque particule dans la réponse électrique du détecteur utilisé. Un code de simulation numérique a également été développé pour simuler la réponse de ces détecteurs aux différents environnements radiatifs. Dans la deuxième partie, nous avons développé plusieurs montages à base de scintillateurs plastiques pour caractériser le flux de muons atmosphériques au niveau du sol aux basses énergies (MeV-GeV). Deux instruments ont été développés, modélisés et simulés : un télescope à muons pour déterminer la distribution angulaire du flux des muons atmosphériques et un spectromètre à muons basses énergies pour déterminer la distribution énergétique de ces particules en incidence verticale.This thesis focused on the detection by solid detectors of the principal fluxes of particles (neutrons, protons, muons) constituting the natural atmospheric radiation. In the first part of this work, we used different semiconductor detectors (CCD sensors and large area photodiodes) to detect this radiation at ground level. Experiments have been conducted at altitude and at sea level in order to distinguish and precisely determine the contribution of each type of particles in the electrical response of the detector used. A numerical simulation code has also been developed to simulate the response of these detectors to different radiative environments. In the second part, we developed several scintillator-based setups to characterize the flux of atmospheric muons at ground level at low energies (MeV-GeV). Two instruments were developed, modeled and simulated: a muon telescope to determine the angular distribution of atmospheric muon flux and a low energy muon spectrometer to determine the energy distribution of these particles in vertical incidence
Monte-Carlo simulation and contribution to understanding of Single-Event-Upset (SEU) mechanisms in CMOS technologies down to 20nm technological node
No full textL’augmentation de la densité et la réduction de la tension d’alimentation des circuits intégrés rend la contribution des effets singuliers induits par les radiations majoritaire dans la diminution de la fiabilité des composants électroniques aussi bien dans l’environnement radiatif spatial que terrestre. Cette étude porte sur la modélisation des mécanismes physiques qui conduisent à ces aléas logiques (en anglais "Soft Errors"). Ces modèles sont utilisés dans une plateforme de simulation,appelée TIARA (Tool suIte for rAdiation Reliability Assessment), qui a été développée dans le cadre de cette thèse. Cet outil est capable de prédire la sensibilité de nombreuses architectures de circuits (SRAM,Flip-Flop, etc.) dans différents environnements radiatifs et sous différentes conditions de test (alimentation, altitude, etc.) Cette plateforme a été amplement validée grâce à la comparaison avec des mesures expérimentales effectuées sur différents circuits de test fabriqués par STMicroelectronics. La plateforme TIARA a ensuite été utilisée pour la conception de circuits durcis aux radiations et a permis de participer à la compréhension des mécanismes des aléas logiques jusqu’au noeud technologique 20nm.Aggressive integrated circuit density increase and power supply scaling have propelled Single Event Effects to the forefront of reliability concerns in ground-based and space-bound electronic systems. This study focuses on modeling of Single Event physical phenomena. To enable performing reliability assessment, a complete simulation platform named Tool suIte for rAdiation Reliability Assessment (TIARA) has been developed that allows performing sensitivity prediction of different digital circuits (SRAM, Flip-Flops, etc.) in different radiation environments and at different operating conditions (power supply voltage,altitude, etc.) TIARA has been extensively validated with experimental data for space and terrestrial radiation environments using different test vehicles manufactured by STMicroelectronics. Finally, the platform has been used during rad-hard digital circuits design and to provide insights into radiation-induced upset mechanisms down to CMOS 20nm technological node
Modélisation multi-échelle des effets radiatifs pour l'électronique spatiale émergente : des transistors aux puces en orbite
No full textEn raison de leur impact sur la fiabilité des systèmes, les effets du rayonnement cosmique sur l’électronique ont été étudiés dès le début de l’exploration spatiale. Néanmoins, de récentes évolutions industrielles bouleversent les pratiques dans le domaine, les technologies standard devenant de plus en plus attrayantes pour réaliser des circuits durcis aux radiations. Du fait de leurs fréquences élevées, des nouvelles architectures de transistor et des temps de durcissement réduits, les puces fabriquées suivant les derniers procédés CMOS posent de nombreux défis. Ce travail s’attelle donc à la simulation des aléas logiques permanents (SEU) et transitoires (SET), en technologies FD-SOI et bulk Si avancées. La réponse radiative des transistors FD-SOI 28 nm est tout d’abord étudiée par le biais de simulations TCAD, amenant au développement de deux modèles innovants pour décrire les courants induits par particules ionisantes en FD-SOI. Le premier est principalement comportemental, tandis que le second capture des phénomènes complexes tels que l’amplification bipolaire parasite et la rétroaction du circuit, à partir des premiers principes de semi-conducteurs et en accord avec les simulations TCAD poussées.Ces modèles compacts sont alors couplés à une plateforme de simulation Monte Carlo du taux d’erreurs radiatives (SER) conduisant à une large validation sur des données expérimentales recueillies sous faisceau de particules. Enfin, des études par simulation prédictive sont présentées sur des cellules mémoire et portes logiques en FD-SOI 28 nm et bulk Si 65 nm, permettant d’approfondir la compréhension des mécanismes contribuant au SER en orbite des circuits intégrés modernesThe effects of cosmic radiation on electronics have been studied since the early days of space exploration, given the severe reliability constraints arising from harsh space environments. However, recent evolutions in the space industry landscape are changing radiation effects practices and methodologies, with mainstream technologies becoming increasingly attractive for radiation-hardened integrated circuits. Due to their high operating frequencies, new transistor architectures, and short rad-hard development times, chips manufactured in latest CMOS processes pose a variety of challenges, both from an experimental standpoint and for modeling perspectives. This work thus focuses on simulating single-event upsets and transients in advanced FD-SOI and bulk silicon processes.The soft-error response of 28 nm FD-SOI transistors is first investigated through TCAD simulations, allowing to develop two innovative models for radiation-induced currents in FD-SOI. One of them is mainly behavioral, while the other captures complex phenomena, such as parasitic bipolar amplification and circuit feedback effects, from first semiconductor principles and in agreement with detailed TCAD simulations.These compact models are then interfaced to a complete Monte Carlo Soft-Error Rate (SER) simulation platform, leading to extensive validation against experimental data collected on several test vehicles under accelerated particle beams. Finally, predictive simulation studies are presented on bit-cells, sequential and combinational logic gates in 28 nm FD-SOI and 65 nm bulk Si, providing insights into the mechanisms that contribute to the SER of modern integrated circuits in orbi
Circuits à empreinte énergétique quasi nulle permettant une extension des profils de mission et un fonctionnement continu des systèmes destinés à l'internet-des-objets
No full textLes développements récents dans le domaine des circuits intégrés (IC) à basse tension ont ouvert la voie à des dispositifs électroniques économes en énergie dans un réseau mondial en plein essor appelé l’internet des objets (IoT) ou l’internet des choses (IoE). Cependant, la durabilité de tous ces capteurs interconnectés est compromise par le besoin constant d’une batterie embarquée – qui doit être rechargée ou remplacée – ou d’un récupérateur d’énergie à rendement très limité. La consommation d’énergie des systèmes électroniques grand public actuels est en effet cinquante fois plus élevée que celle d’un collecteur d’une taille de l’ordre du cm 2 , ou limitée à quelques mois sur une petite batterie. Cela contraint la viabilité de solutions fonctionnant à l’échelle d’une vie humaine. Les systèmes sur puce (SoCs) à venir nécessitent donc de relever le défi de cette lacune énergétique en optimisant l’architecture, de la technologie au niveau du système. L’approche technique de ce travail vise à démontrer la faisabilité d’un SoC efficient, ultra-basse tension (ULV) et ultra-basse puissance (ULP) utilisant exclusivement les dernières directives industrielles en matière de technologies FD-SOI (Fully Depleted Silicon On Insulator) 28 nm et 22 nm. Plusieurs SoCs multi-domaines basés sur des cœurs ARM sont implémentés pour démontrer des stratégies de réveil basées sur les entrées des capteurs. Ainsi, en optimisant l’architecture du système, en sélectionnant et en concevant correctement les composants avec des caractéristiques technologiques choisies de manière adéquate, et en ajustant soigneusement l’implémentation physique, on obtient un SoC entièrement optimisé en énergieRecent developments in the field of low voltage integrated circuits (IC) have paved the way towards energy efficient electronic devices in a booming global network called the internet-of-things (IoT) or the internet-of-everything (IoE). However, the sustainability of all these inter- connected sensors is still undermined by the constant need for either an on-board battery – that must be recharged or replaced – or an energy harvester with very limited power efficiency. The power consumption of present consumer electronic systems is fifty times higher than the energy available by cm 2-size harvester or limited to a few months on a small battery, thus hardly viable for lifetime solutions. Upcoming systems-on-chip (SoCs) must overcome the challenge of this energy gap by architecture optimizations from technology to system level. The technical approach of this work aims to demonstrate the feasibility of an efficient ultra-low-voltage (ULV) and ultra-low-power (ULP) SoC using exclusively latest industrial guidelines in 28 nm and 22 nm fully depleted silicon on insulator (FD-SOI) technologies. Several multi-power-domain SoCs based on ARM cores are implemented to demonstrate wake up strategies based on sensors inputs. By optimizing the system architecture, properly selecting and designing compo- nents with technology features chosen adequately, carefully tuning the implementation, a fully energy-optimized SoC is realize
Going Beyond Counting First Authors in Author Co-citation Analysis
Get PDFThe present study examines one of the fundamental aspects of author co-citation analysis (ACA) - the way co-citation
counts are defined. Co-citation counting provides the data on which all subsequent statistical analyses and mappings
are based, and we compare ACA results based on two different types of co-citation counting - the traditional type that
only counts the first one among a cited work's authors on the one hand and a non-traditional type that takes into
account the first 5 authors of a cited work on the other hand. Results indicate that the picture produced through this non-traditional author co-citation counting contains more coherent author groups and is therefore considerably clearer. However, this picture represents fewer specialties in the research field being studied than that produced through the traditional first-author co-citation counting when the same number of top-ranked authors is selected and analyzed. Reasons for these effects are discussed
- …
