Fachhochschule Dortmung
Not a member yet
2369 research outputs found
Sort by
Hardening of an AI hardware accelerator against radiation-induced bit errors
Full text linkIn dieser Arbeit wird die Strahlenhärtung eines KI Hardware Beschleunigers beschreiben, in dem das Design mit dem Triple Modular Redundancy Generator Toolset (TMRG) vollständig tripliziert wird. Anschließend wird das triplizierte Design mit einer statischen und einer dynamischen Verifikation auf die korrekte Art der Triplizierung und seiner Funktionsweise untersucht. Zuletzt werden Simulationen mit drei verschiedenen Injektionstypen durchgeführt, in dem die tatsächliche Funktion der Voter durch Injektion von Single Event Upsets geprüft wird.In this work, the radiation hardening of an AI hardware accelerator is described in which the design is fully triplicated using the Triple Modular Redundancy Generator Toolset (TMRG). Then, the triplicated design is examined with a static and a dynamic approach to verify the correct way of triplicating and its operation. Finally, simulations with three different injection types are performed, in which the actual function of the voter is tested by injecting single event upsets
Efficiency Approximation of Centrifugal Compressors in the Cordier Diagram
Full text linkWe present a simulation data-based efficiency approximation for radial turbocompressors, which is implemented in the well-known Cordier diagram.
A sophisticated CAE workflow is used to calculate the operational characteristics of 50 machine designs with 50 impeller geometry variations each.
A Kriging-based surrogate model is trained to approximate the efficiency of any machine designs' best geometry design.
The models are implemented into a machine design workflow.
As a result, duty-specific Cordier lines are introduced. They are automatically generated for a set of machine design parameters.
The efficiency of the designs along the duty-specific Cordier lines is approximated.
Using optimization techniques, an optimal compressor design for the given duty on every specific Cordier line may be identified.
This highly increases the amount of information available in the early design stages for radial turbocompressors
Eine neue Interpretation und elementare Abschätzung für den Internen Zinsfuß
Full text linkIn diesem Beitrag werden im ersten Teil eine neue Definition und damit zugleich auch eine neue Interpretation des Internen Zinsfußes vorgestellt. Ausgehend von dieser neuartigen Basis wird im zweiten Teil eine neue, elementare Schätzgleichung für den konkreten Zahlenwert des internen Zinsfußes hergeleitet.A new Interpretation and an elementary Estimation of the Internal Rate of Return
This paper solves two practical problems in applying the Internal Rate of Return (IRR). Firstly, a new, very transparent definition for the first time enables a clear, intuitive understanding of the IRR. Secondly, a new elementary estimation formula for the first time avoids the great iterative computational effort in determining the numerical value of the IRR
Design of an integrated 3-level down converter in a 180nm CMOS technology
No full textVolltext-Dokument wurde aufgrund notwendiger Korrekturen auf Wunsch des Urhebers entfernt. Die korrigierte Version ist unter folgendem DOI erreichbar: https://doi.org/10.26205/opus-3361
In dieser Arbeit wird ein 3-Level-Abwärtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivität und Kapazität des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die Übertragungsfunktion des 3-Level-Abwärtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die Übertragungsfunktion des PID-Kompensators wird ausführlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abwärtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso“ zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V für einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht überschreiten und die Schaltfrequenz soll bei 4 MHz liegen.In this thesis, an analysis of a 3-level buck converter under ideal and real conditions is presented. Under ideal conditions, the duty cycle, the inductance and capacitance of the LC element, the current ripple, the output voltage ripple, the voltage and voltage ripple on the flying capacitor, and the loop-gain function of the 3-level buck converter are discussed and derived. Under real operations, the implementation of the flying capacitor and the timing mismatch between the two switching signals are discussed. The loop-gain function of the PID compensator is described and derived in detail. The aim of this work is to develop a 3-level buck converter in a 180nm CMOS technology with "Cadence Virtuoso" software and to analyze it by simulations. With an input voltage of 3 V, the converter provides an output voltage of 1 V DC for a maximum load current of 400 mA. The ripple of the output voltage must not exceed 10 mV. The switching frequency is 4 MHz
Entwicklung eines Software-Systems zur Automatisierung der Assertion-Generation für die Verifikation eines Memory-Built-In-Self-Tests mithilfe einer Beschreibungssprache für Memory-Testalgorithmen
Full text linkMemory-Testalgorithmen können in einer abstrakten Beschreibungssprache beschrieben werden, dessen Grammatik jedoch nicht ausreicht, um Scrambling im Memory zu be- rücksichtigen. Nach einer Grammatikerweiterung können Properties in der Hardware- Verifikationssprache SystemVerilog-Assertions aus dieser Beschreibung formuliert werden, die für eine Verifikation des Verhaltens des Memory-Interfaces eines Memory-Built-In- Self-Tests geeignet sind. Die Properties werden verwendet, um ein gegebenes Design zu verifizieren. In der Simulation werden Abweichungen von der ursprünglichen Spezifikation der Testalgorithmen erkannt.
Es werden Konzepte für die Automatisierung der Generierung von Properties erarbeitet, die anschließend in einem Software-System implementiert werden. Das Software-System unterstützt die Generierung von Assertions für March, SCAN und MATS Algorithmen mit beliebiger Länge, sowie einige Checkerboard und Initialisierungsalgorithmen, bei de- nen Scrambling berücksichtigt werden muss. Abschließend werden nötige Änderungen der Softwarearchitektur und Grammatik diskutiert, welche die Unterstützung weiterer Test- algorithmen ermöglichen.Memory test algorithms can be described in an abstract description language, but its grammar is not sufficient to take scrambling in memory into account. After a grammar extension, properties in the hardware verification language SystemVerilog-Assertions can be formulated from this description, which are suitable for verifying the behaviour of the memory interface of a memory built-in self-test. The properties are used to verify a given design. In the simulation, deviations from the original specification of the test-algorithms are detected.
Concepts are developed for automating the generation of properties, which are then imple- mented in a software system. The software system supports the generation of assertions for March, SCAN and MATS algorithms of arbitrary length, as well as some checkerboard and initialisation algorithms where scrambling has to be considered. Finally, necessary changes to the software architecture and grammar are discussed to enable the support of other test algorithms
Say what you pay? Pay Information Disclosure in German Job Postings
Full text linkPurpose – Pay transparency is a promising topic both for research and practice. In particular, the new European directive on compensation transparency will increase its importance. However, research is still relatively sparse compared to other areas of HRM. In particular, state-of-the-art and use of pay information disclosure in job postings is neglected. This paper aims to shed light on this HRM topic.
Methodology – The paper summarizes the findings of a preliminary study conducted among German companies researching the proportion of firms offering compensation information in job postings and digging into the reasons behind it.
Findings – Only 17 % of the participating companies disclose meaningful information about compensation in their job postings. Doing so mainly depends on the company’s attitude towards pay transparency. The age of the company has a minor negative influence, i.e.~older companies are less prone to disclose salary information. Industry, size, and existing overall pay transparency in the company do not determine if pay information is disclosed in job postings.
Research limitations – The main limitation of this survey is its small size of 88 participants and the snowball sampling approach employed. This limits its representativeness and calls for follow-up studies involving more companies and a wider variation of positions included.
Practical implications – While the EU directive will make it obligatory to communicate about pay before the first interview, some companies do it already. The study helps HR departments that think about changing their practice before it becomes compulsory to better judge the current standards
Stabilisierung eines Low-Drop Out Spannungsreglers mit Hilfe eines Source-Folger basiertens Spannungsbuffers
Full text linkIn dieser Arbeit wird ein Low-Dropout Spannungsregler für einen synchronen Abwärtswandler/Tiefsetzsteller (eng. Step-Down/Buck-Converter) entwickelt.
Im Rahmen des Projektes soll ein integrierter Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 3,1 V umwandelt, in einer 180nm CMOS Technologie entworfen werden.
Für die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso“ des Softwareherstellers „Cadence Design Systems“ verwendet.In this thesis, a Low-Dropout voltage regulator for a synchronous step-down/ buck converter is developed.
During the main project, the integrated low dropout regulator, which converts an input voltage of 3.3 V into an output voltage of 3.1 V, is designed in a 180 nm CMOS technology and produced by United Microelectronics Corporation (UMC)
Das semantische Potential chorischer Atmosphären (Loop-Groups) im Film
Full text linkDie vorliegende Arbeit behandelt den semantischen Mehrwert von chorischen Atmosphären. Dabei lege ich meinen Fokus auf den gestalterischen Nutzen von Loop Groups im Filmton. Auffällig und interessant ist, dass es bisher wenig inhaltliche Auseinandersetzung oder Forschung zu dem Thema gibt.
Nach vorherigen Definitionen untersuche ich die Entwicklung chorischer Atmosphären vom antiken griechischen Theater bis zum modernen Film. Untersuchungs- schwerpunkt sind drei Filmanalysen von drei sehr unterschiedlichen Filmen der 1990er- bis 2010er-Jahre („Mighty Aphrodite“, „Se7en“, „Sicario“ und „Das Parfum“). Die Analysen zeigen, dass die gestalterischen Mittel und die gestalterischen Möglich- keiten zahlreich und in ihren Zielen und Wirkungen auf das Publikum vielfältig sind. Folgende Schlussfolgerungen gehen aus der Untersuchung hervor: Loop Groups können unter anderem kommentierend, aufmerksamkeitslenkend oder stimmungs- verstärkend sein, die Größe oder Lage des Handlungsorts verdeutlichen oder sogar inhaltlich zur Geschichte beitragen. Auch können sie für surreale Szenen verwendet werden.
Aus dieser Vielfalt von Einsatzmöglichkeiten chorischer Elemente leitet sich im zweiten Teil der Untersuchung ab, dass die Verwendung im Produktionsprozess eines Films frühzeitig und umfassend geplant und vorbereitet sein muss, um optimale Ergebnisse zu erzielen. Das betrifft das Casting geeigneter Sprecherinnen und Sprecher, die Wahl der idealen Aufnahmetechnik und die (Ton)-Regieführung.
Der Exkurs der Arbeit zeigt weitere technische Möglichkeiten der Herstellung von Loop Groups auf, wie zum Beispiel „Sound Particles“ und beschreibt und bewertet Entwicklungen, die im Verlauf der Corona-Pandemie entstanden sind.
Aufgrund dieser Ergebnisse lässt sich nun gezielter mit Loop Groups arbeiten, was anhand der Bachelorarbeit „Between Two Lines“ verdeutlicht wurde