Repositorio Digital UVG ((Universidad del Valle de Guatemala)
Not a member yet
5741 research outputs found
Sort by
Simulation of a simplified research reactor core
No full textFormato PDF digital — 71 páginas — incluye gráficos, tablas y referencias bibliográficas.Esta tesis desarrolla, por primera vez en Guatemala, un modelo matemático y una simulación Monte Carlo del núcleo de un reactor de investigación simplificado, con el propósito de
sentar las bases para un programa nuclear nacional de aplicaciones pacíficas. Se implementó
un modelo analítico de difusión en estado estacionario, empleando dos grupos de energía (rápidos y térmicos) y una geometría homogénea, omitiendo efectos transitorios y la presencia
de neutrones retardados, con el fin de facilitar el cálculo de la criticidad efectiva (Keff).
En paralelo, se diseñó y ejecutó una simulación en Geant4, modelando el combustible y
el moderador, junto con ácido bórico, como medios homogéneos. La operación se segmentó
en 20 corridas de 15 segundos cada una, a fin de sortear las limitaciones de memoria, para
luego procesar los datos mediante un script externo (calc_k.py).
El modelo analítico predijo un valor de Keff = 1 en condiciones ideales, mientras que la
simulación Monte Carlo arrojó un valor medio de Keff ≈ 0.94132 con una desviación estándar
de 2.40 × 10−5
, lo cual representa un sesgo subcrítico del 5.9 %, considerado aceptable dada
la simplificación del modelo y que, además, ofrece mayor estabilidad operativa en reactores
de investigación.
Estos resultados validan cualitativamente el enfoque propuesto y proporcionan una base
sólida para el desarrollo de capacidades nacionales en simulación de reactores nucleares. Se
recomienda la implementación de modelos multigrupos más detallados, la incorporación de
condiciones dinámicas de operación y la simulación de transitorios de reactividad, a fin de
evaluar la respuesta del reactor frente a perturbaciones.The present thesis constitutes Guatemala’s first effort to develop both a steady-state
analytical model and a Monte Carlo simulation of a simplified research-reactor core, with
the strategic aim of establishing the foundations for a national program in peaceful nu clear applications. The research underscores the importance of technological and energy
sovereignty by enabling domestic capabilities for reactor design, analysis and optimization
without exclusive reliance on external resources.
To achieve these aims, the author defined four general objectives: (1) implement a sim plified reactor model focused on steady-state behavior and excluding transient effects; (2)
compare simulation outputs with analytical calculations; (3) compute the effective neutron multiplication coefficient (Keff) analytically under stationary conditions; and (4) explicate
the application of neutron-transport and diffusion equations within a critical reactor con text. Specific objectives included creating a computational model paralleling the analytical
framework, simulating key core components (fuel, moderator and boric acid) under the as sumption of fresh, homogeneous fuel, and introducing the peaceful uses of nuclear technolo gies in Guatemala.
Methodologically, the study employed a two-group diffusion model in homogeneous geo metry, deliberately omitting delayed neutrons and transient phenomena to simplify the cal culation of Keff. In parallel, a Monte Carlo simulation was executed in Geant4 (Geometry
And Tracking), where the fuel, moderator and dissolved boric acid were treated as uniform
media. The simulation was divided into twenty independent runs of 15 seconds each to navi gate memory limitations, with subsequent data processing performed via an external script
(calc_k.py).PregradoLicenciado en Físic
Technical and economic evaluation of bio-kerosene production from different types of oils
No full textFormato PDF digital — 82 páginas — incluye gráficos, tablas y referencias bibliográficas.Se realizó una evaluación técnica y económica de la producción de bioqueroseno, obtenido
a partir de aceite usado de cocina y aceite de coco. Para lograr esto se transesterificó 1000 ±
0.5 mL de aceite usado de cocina y 1000 ± 0.5 mL de aceite de coco. Se montó un sistema
de destilación al vacío a 125 torr para destilar los ésteres metílicos resultantes de la
transesterificación de ambos aceites. Posteriormente, se caracterizaron los bioquerosenos
obtenidos y se prepararon mezclas al 5 %, 10 % y 20 % (v/v) de estos bioquerosenos con
queroseno de petróleo. Finalmente se llevó a cabo un análisis de cadena de suministro
enfocándose en la logística y los costos mediante una simulación de un año. Se utilizaron los
siguientes materiales: un reactor de acero inoxidable de 2 L con resistencias eléctricas de 700
W, un agitador eléctrico y un contenedor de agua para recirculación en el reactor. Para la
destilación al vacío, se utilizó un kit de destilación equipado con un adaptador de vacío, un
vacuómetro, un sistema de vacío y un contenedor de agua para la condensación. Las
condiciones de operación en la destilación al vacío fueron 125 torr y 252 °C para el punto de
ebullición. El poder calorífico del bioqueroseno obtenido de aceite usado de cocina fue de
36,088.67 ± 5.72 kJ/kg mientras que el bioqueroseno obtenido de aceite de coco fue de
35,990.00 ± 48.91 kJ/kg con densidades de 888.60 ± 0.001 y 866.05 ± 0.001 kg/3
,
respectivamente. Los bioquerosenos presentaron colores amarillo y blanco transparente,
respectivamente. En las mezclas realizadas la que presentó un poder calorífico arriba del
mínimo requerido fue la mezcla del 5 % (v/v) del bioqueroseno obtenido de aceite usado de
cocina. Las demás mezclas no cumplieron con el requisito mínimo que era de 42,800.00
kJ/kg según la norma ASTM D4529. Para el análisis de cadena de suministro no se encontró
diferencias significativas en la obtención de la materia prima dado que ambos tienen ciertas
complicaciones en su obtención y para el análisis de costos realizado se obtuvo que al
producir bioqueroseno obtenido de aceite usado de cocina, este es rentable con un margen
neto del 24.13% el cual es viable económicamente al ser comparado con un margen de
mercado rentable que oscila entre el 20 % y el 25 %. Finalmente, se ha determinado que el
bioqueroseno obtenido de aceite usado de cocina fisicoquímicamente y por la simulación
realizada en el análisis de la cadena de suministros es la materia prima recomendable para
producir bioqueroseno usando el método de destilación al vacío.A technical and economic evaluation of the production of biokerosene obtained from used
cooking oil and coconut oil was carried out. To achieve this, 1000 ± 0.5 mL of used cooking
oil and 1000 ± 0.5 mL of coconut oil were transesterified. A vacuum distillation system was
set up at 125 torr to distill the methyl esters resulting from the transesterification of both oils.
Subsequently, the biokerosenes obtained were characterized and 5 %, 10 % and 20 % (v/v)
blends of these biokerosenes were prepared with petroleum kerosene. Finally, a supply chain
analysis focusing on logistics and costs was carried out through a one-year simulation. The
following materials were used: a 2 L stainless steel reactor with 700 W electrical heating
elements, an electric agitator and a water container for recirculation in the reactor. For
vacuum distillation, a distillation kit equipped with a vacuum adapter, a vacuum gauge, a
vacuum system and a water container for condensation was used. The operating conditions
in vacuum distillation were 125 torr and 252 °C for boiling point. The calorific value of
biokerosene obtained from used cooking oil was 36,088.67 ± 5.72 kJ/kg while biokerosene
obtained from coconut oil was 35,990.00 ± 48.91 kJ/kg with densities of 890 ± 0.001 and
870 ± 0.001 kg/m^3, respectively. The biokerosenes presented yellow and transparent white
colors, respectively. Among the mixtures, the one that presented a calorific value above the
minimum required was the 5 % (v/v) mixture of biokerosene obtained from used cooking oil.
The other blends did not meet the minimum requirement of 42,800.00 kJ/kg according to
ASTM D4529. For the analysis of the supply chain, no significant differences were found in
obtaining the raw material, given that both have certain complications in obtaining it, and for
the cost analysis carried out, it was obtained that when producing biokerosene obtained from
used cooking oil, it is profitable with a net margin of 24.13 %, which is economically viable
when compared to a profitable market margin that ranges between 20 % and 25 %. Finally,
it has been determined that the biokerosene obtained from used cooking oil
physicochemically and by the simulation carried out in the analysis of the supply chain is the
recommended raw material to produce biokerosene using the vacuum distillation method.PregradoLicenciado en Ingeniería Química Industria
Simplification of the complementary operating hardware of the El Gran Jaguar nanochip and optimization of Python reading software using multithreading and multiprocessing
No full textFormato PDF digital — 162 páginas — incluye gráficos, tablas y referencias bibliográficas.En este proyecto se desarrolló e implementó un sistema de comunicación que combina la
funcionalidad de una FPGA y una Raspberry Pi, diseñado específicamente para el procesamiento eficiente de señales en tiempo real. Como parte de los objetivos a cumplir, se incluyó
la descripción en Verilog de nuevas celdas generadas por la última versión de la síntesis
lógica. Otro objetivo fue la simplificación del hardware, eliminando la Tiva C para que las
señales fueran recibidas directamente por la Raspberry Pi. Finalmente, el objetivo más importante fue implementar nuevas técnicas de procesamiento en Python, como multithreading
y multiprocessing, para garantizar que el audio se reproduzca en tiempo real.
Primero, se desarrolló el código en la Raspberry Pi, comenzando con pruebas de funciones
como el reloj, el envío de la señal de inicio y la recepción de los 8 bits. Para estas pruebas
se utilizó un Arduino Nano como simulador de la FPGA. Una vez que las técnicas de
procesamiento aplicadas tuvieron éxito, se incorporaron los otros bits de configuración inicial,
incluyendo el reset y la selección de idioma. Para reproducir el audio, se seleccionó la librería
gTTS, que utiliza la voz de Google y permite elegir el idioma en el que se pronunciará el
texto. Para cumplir con el objetivo de procesar señales en tiempo real, se emplearon procesos
en paralelo, colas para gestionar las frases y limpieza de recursos al analizar.
En cuanto a las simulaciones, se siguió la documentación heredada de promociones anteriores, que incluyó la creación de nuevos proyectos y la documentación de las black boxes.
Las simulaciones se realizaron en el programa ISE Design; primero, se creó el proyecto y
se seleccionó el modelo de la FPGA. Luego, se agregaron los códigos de la síntesis lógica
y las black boxes. Dado que se realizaron cambios en la síntesis, se generaron nuevas black
boxes que fueron añadidas al documento en Verilog. Para su creación, fue necesario consultar
los documentos proporcionados por TSMC. Además, se elaboró un archivo .ucf para defi
nir la conexión física de los pines de entrada y salida. Las simulaciones en ISim incluyeron
configuraciones de pines como el reloj, reinicio, selección de idioma e inicio, verificando su
funcionamiento y aprendiendo a manejar los pines de configuración.
Para futuros trabajos, se sugiere incorporar una memoria no volátil en la FPGA, lo que
permitiría conservar la configuración incluso después de apagar el dispositivo, eliminando la
necesidad de recargar los datos en cada inicio. También se recomienda el desarrollo de una
interfaz gráfica que facilite la interacción del usuario, permitiendo configuraciones intuitivas como la selección de idioma o ajustes de las configuraciones.In this project, a communication system was developed and implemented, combining
the functionality of an FPGA and a Raspberry Pi, specifically designed for eficient real-time
signal processing. One of the objectives included describing new cells in Verilog, generated by
the latest version of logical synthesis. Another goal was to simplify the hardware by removing
the Tiva C, allowing the signals to be received directly by the Raspberry Pi. Finally, the
most important objective was to implement new processing techniques in Python, such as
multithreading and multiprocessing, to ensure real-time audio playback.
First, the code was developed on the Raspberry Pi, starting with tests of functions like
the clock, sending the start signal, and receiving the 8 bits. An Arduino Nano was used as
an FPGA simulator for these tests. Once the applied processing techniques succeeded, the
additional configuration bits were incorporated, including reset and language selection. For
audio playback, the gTTS library was selected, as it uses Google's voice and allows choosing
the language for text pronunciation. To achieve real-time signal processing, parallel processes
were employed, queues were used to manage the phrases, and resources were cleaned up upon
completion.
Regarding the simulations, the documentation inherited from previous cohorts was followed, including the creation of new projects and the documentation of Black boxes. The
simulations were conducted using the ISE Design software. First, the project was created,
and the FPGA model was selected. Then, the logical synthesis codes and Black boxes were
added. Since changes were made to the synthesis, new Black boxes were generated and added
to the Verilog document. For their creation, it was necessary to consult the documentation
provided by TSMC. Additionally, a .ucf le was prepared to define the physical connection
of input and output pins. Simulations in ISim included configurations for pins such as the
clock, reset, language selection, and start, verifying their functionality and learning how to
handle the configuration pins.
For future work, it is suggested to incorporate non-volatile memory into the FPGA,
which would allow the configuration to persist even after powering o the device, eliminating
the need to reload data upon each startup. It is also recommended to develop a graphical
interface to facilitate user interaction, enabling intuitive configurations such as language
selection or adjustments to settings.PregradoLicenciado en Ingeniería Electrónic
Desarrollo de un videojuego con contenido personalizado mediante la integraciónde Large Language Models y técnicas de generación procedural
No full textEste trabajo explora la integración de Large Language Models y técnicas de generación procedural de contenido en el desarrollo de videojuegos, con el objetivo de ofrecer experiencias de juego altamente inmersivas, personalizadas y estéticamente atractivas. A través de un enfoque interdisciplinario que combina el desarrollo de software, la inteligencia artificial, la narratología y el arte digital, se investiga cómo estas tecnologías emergentes pueden transformar el diseño de videojuegos, permitiendo la creación de narrativas únicas y mundos generativos que ofrecen interacciones distintas a cada jugador, todo ello enmarcado en un estilo visual atractivo y de alta calidad.
Este estudio combina teorías algorítmicas consolidadas con modelos de inteligencia artificial avanzados para facilitar interacciones dinámicas y en tiempo real. Esta integración busca innovar en el diseño de videojuegos, combinando prácticas computacionales establecidas con avances tecnológicos recientes. El enfoque resultante se centra en expandir las fronteras creativas y tecnológicas, estableciendo nuevos estándares para la producción de experiencias lúdicas que son visualmente impactantes y altamente interactivas.
Los resultados obtenidos incluyen el desarrollo de un prototipo de videojuego que no solo ejemplifique estas técnicas innovadoras, sino que también cumpla con altos estándares estéticos, proporcionando un marco conceptual y práctico que contribuya al avance de la industria del entretenimiento interactivo. Este estudio pretende no solo aportar al conocimiento existente en el campo, sino también abrir nuevas vías para la creatividad, la innovación y la expresión artística en el diseño de videojuegos.PregradoLicenciado en Ingeniería en Ciencia de la Computación y Tecnologías de la Informació
Dark matter in very high-energy astrophysical sources: axion–photon oscillations and their effect on the gamma spectrum of source J2019+368
No full textFormato PDF digital — 67 páginas — incluye gráficos, tablas y referencias bibliográficas.Este trabajo de graduación se enfoca en el estudio del efecto hipotético de los ALPs (Axion-Like
Particles), por medio de oscilaciones axión-fotón, en el espectro de emisión gamma de la fuente de
altas energías J2019+368, usando datos del observatorio HAWC (High Altitude Water Cherenkov
Observatory). En concreto, se modeló el espectro de emisión observado para la fuente de interés
usando un modelo espectral que no considera los efectos de ALPs, y se comparó con un conjunto
de espectros de emisión modificados obtenidos a partir de un modelo que sí considera los efectos
de estas partículas. El tratamiento estadístico de estos resultados permitió determinar una región
de exclusión para los parámetros de masa ma y constante de acoplamiento electromagnética gaγ de
estas partículas, que también son candidatos a materia oscura ligera.
El modelo espectral encontrado para el caso sin ALPs se corresponde con una log-parábola de
parámetros ϕ10 TeV = (3.95±0.42)×10−14 TeV−1
cm−2
s
−1
, α = 2.06±0.12 y β = 0.244±0.118. Estos
valores fueron encontrados con 2σ de significancia (95.5 % C.L.) y son consistentes con lo reportado
en la literatura. Se obtuvo también un conjunto de 40,000 espectros modificados que consideran el
efecto de las oscilaciones axión-fotón. Cada uno de estos espectros modificados se corresponde con
una combinación de parámetros (ma, gaγ) dentro de una malla tal que 10−10 ≤ ma [eV] ≤ 10−6 y
10−12 ≤ gaγ [GeV−1
] ≤ 10−9
. Estos espectros modificados se obtuvieron al incorporar la probabilidad
de oscilación de un fotón a un ALP en el modelo sin ALPs.
Finalmente, se obtuvieron dos regiones de exclusión en el espacio de parámetros (ma, gaγ): una
región de exclusión al 66.3 % C.L. y otra al 95.5 % (una y dos σ, respectivamente). Esto permite
determinar qué combinaciones de valores para la masa y la constante de acoplamiento electromagnética de los ALPs se pueden descartar, debido a que dichas combinaciones generan espectros de
emisión con diferencias tan significativas respecto al modelo intrínseco que, de existir, debieron
ya haber sido detectadas. El estadístico de prueba usado para determinar el modelo preferido fue
∆χ
2 = χ
2
ALPs − χ
2
Sin ALPs. Los umbrales de exclusión se determinaron usando una simulación de
Monte Carlo, una práctica común en este tipo de estudios. Todo lo expuesto anteriormente se realizó
para dos posibles distancias a la fuente J2019+368: L = 1.8 kpc y L = 4 kpc, debido a que aún hay
discusión sobre la verdadera distancia de esta fuente astrofísica.This graduation project focuses on studying the hypothetical effect of ALPs (Axion-Like Particles), through axion–photon oscillations, on the gamma-ray emission spectrum of the high-energy source J2019+368, using data from the HAWC (High Altitude Water Cherenkov) Observatory. Specifically, the observed emission spectrum of the source of interest was modeled using a spectral model that does not consider the effects of ALPs, and it was compared with a set of modified emission spectra obtained from a model that does include the effects of these particles. The statistical treatment of these results allowed for the determination of an exclusion region for the mass parameter mₐ and the electromagnetic coupling constant gₐγ of these particles, which are also candidates for light dark matter.
The spectral model found for the case without ALPs corresponds to a log-parabola with parameters ϕ₁₀ TeV = (3.95±0.42)×10⁻¹⁴ TeV⁻¹ cm⁻² s⁻¹, α = 2.06±0.12, and β = 0.244±0.118. These values were obtained with 2σ significance (95.5% C.L.) and are consistent with those reported in the literature. A set of 40,000 modified spectra considering the effect of axion–photon oscillations was also obtained. Each of these modified spectra corresponds to a combination of parameters (mₐ, gₐγ) within a grid such that 10⁻¹⁰ ≤ mₐ [eV] ≤ 10⁻⁶ and 10⁻¹² ≤ gₐγ [GeV⁻¹] ≤ 10⁻⁹. These modified spectra were obtained by incorporating the probability of photon-to-ALP oscillation into the model without ALPs.
Finally, two exclusion regions were obtained in the parameter space (mₐ, gₐγ): one exclusion region at 66.3% C.L. and another at 95.5% (one and two σ, respectively). This allows for determining which combinations of values for the mass and electromagnetic coupling constant of ALPs can be ruled out, as those combinations produce emission spectra with differences so significant compared to the intrinsic model that, if they existed, they should already have been detected. The test statistic used to determine the preferred model was ∆χ² = χ²_ALPs − χ²_without ALPs. The exclusion thresholds were determined using a Monte Carlo simulation, a common practice in this type of study. All of the above was carried out for two possible distances to the source J2019+368: L = 1.8 kpc and L = 4 kpc, since there is still discussion regarding the true distance of this astrophysical source.PregradoLicenciado en Físic
Development of workflows for the use and application of motion capture technology in digital animation.
No full textFormato PDF digital — 65 páginas — incluye gráficos, tablas y referencias bibliográficas.En este trabajo de graduación se implementó el uso de la tecnología de captura de movimiento para aplicaciones de animación digital. En la Universidad del Valle de Guatemala, se
reconfiguró el volumen de captura del salón CIT-116 compuesto por seis cámaras OptiTrack,
con el objetivo de utilizar la plataforma para la captura de movimiento en humanos.
Para facilitar la transmisión de los datos de movimiento, se emplearon plugins proporcionados por OptiTrack, los cuales permitieron establecer una conexión entre el software de
captura Motive y diversos programas de animación digital. Se estableció un flujo de trabajo
para los programas de MotionBuilder, Unity y Unreal Engine. Gracias a esta integración, se
logró transferir un esqueleto con datos de movimiento en tiempo real grabado por el sistema
de captura de movimiento de la universidad.
Asimismo, se documentó todo el proceso en un manual detallado que describe paso a
paso las configuraciones necesarias para utilizar la plataforma de captura de movimiento,
desde el posicionamiento de las cámaras y la calibración del sistema y los trajes de captura de movimiento, hasta la integración con los programas de animación digital. El manual
proporciona instrucciones claras sobre cómo capturar y exportar datos de movimiento utilizando el programa Motive, al igual que cómo transmitir en tiempo real estas animaciones a
los distintos programas de animación digital a través de la red de comunicación del Robotat.The main objective of this thesis was to implement the use of motion capture technology
for digital animation applications. The capture volume, composed of six cameras located in
the CIT-116 laboratory at the Universidad del Valle de Guatemala, was recon gured so as
to be able to use the platform for human motion capture as well as robotic applications.
To facilitate the transmission of motion data, plugins provided by OptiTrack were used to
establish a connection between Motive (the motion capture software provided by OptiTrack)
and various digital animation programs. A pipeline was established for MotionBuilder, Unity,
and Unreal Engine programs. Thanks to this integration, a skeleton with real-time motion
data recorded by the university's motion capture system was transferred via a Wi-Fi network
to the 3D animation softwares.
The entire process was documented in a detailed step-by-step guide that describes the
con gurations required to use the motion capture platform, from camera positioning and
calibration of the motion capture system and suits to the integration with the digital ani mation programs. The manual provides clear instructions on how to capture and export
motion data using Motive, as well as how to transfer these animations to the various digital
animation programs via the Robotat Wi-Fi network.PregradoLicenciado en Ingeniería Mecatrónic
Identificación y mapeo de zonas vulnerables a desastres naturales a lo largo de una sección crítica de la cuenca del río Motagua en Guatemala, mediante sistemas de información geográfica
No full textEl presente trabajo de tesis describe el proceso y los resultados de la identificación, localización
y mapeo de las zonas más vulnerables a desastres naturales en secciones críticas de la cuenca
principal del río Motagua en Guatemala, utilizando los sistemas de información geográfica (SIG)
como herramienta principal. El objetivo de esta investigación fue la identificación de las áreas más
propensas a ser impactadas por eventos naturales adversos, como inundaciones y deslizamientos de
tierra, con el fin de generar una guía de sugerencias para la planificación de la reducción de riesgos
en las comunidades aledañas.
La investigación se centró en la recopilación y análisis de datos geoespaciales que influyen en
la clasificación de las áreas de la cuenca como ”vulnerables” o ”no vulnerables”. Se consideraron
datos topográficos detallados, tipos y usos del suelo (principalmente para poder analizar el impacto
económico-social), así como registros históricos de desastres. Este enfoque buscó combinar el conocimiento
científico con experiencias previas para identificar las amenazas naturales más relevantes
y su impacto en cada región de la cuenca.
El análisis implicó la creación de mapas temáticos individuales por departamento, los cuales
permitieron identificar la distribución de comunidades vulnerables. Entre las herramientas empleadas
se incluyen un mapa de infraestructura crítica, que destaca caminos en zonas susceptibles a
inundaciones o deslizamientos de tierra, y un mapa basado en el índice para la gestión de riesgos
(INFORM) para evaluar la vulnerabilidad regional. Estos mapas facilitaron una visión integral de
los riesgos presentes en la cuenca del río Motagua.
Los mapas temáticos no solo ofrecieron una representación visual efectiva de las zonas de mayor
riesgo y la infraestructura crítica en peligro, sino que también se emplearon para evaluar la capacidad
de respuesta y la resistencia de la infraestructura existente. Este enfoque busca proporcionar
insumos clave para la toma de decisiones informadas por parte de las autoridades, sentando las
bases para la planificación, mitigación de riesgos y propuestas futuras en la gestión de desastres en
la región.This thesis describes the process and results of identifying, locating, and mapping the most vulnerable
areas to natural disasters in critical sections of the main basin of the Motagua River in
Guatemala, using Geographic Information Systems (GIS) as the primary tool. The objective of this
research was to identify the areas most prone to being impacted by adverse natural events, such as
floods and landslides, with the aim of generating a guide of suggestions for planning risk reduction
in nearby communities.
The research focused on the collection and analysis of geospatial data that influence the classification
of areas within the basin as ”vulnerable” or ”non-vulnerable”. Detailed topographic data,
land types, and land use patterns (primarily to analyze socio-economic impacts), as well as historical
disaster records, were considered. This approach aimed to combine scientific knowledge with prior
experiences to identify the most relevant natural hazards and their impacts in each region of the
basin.
The analysis involved the creation of thematic maps for each department, which allowed for the
identification of the distribution of vulnerable communities. The tools used included a critical infrastructure
map that highlights roads in areas susceptible to floods or landslides, and a map based on
the Index for Risk Management (INFORM) to assess regional vulnerability. These maps provided a
comprehensive view of the risks present in the Motagua River basin.
The thematic maps not only offered an effective visual representation of high-risk areas and critical
infrastructure at risk, but they were also used to assess the response capacity and resilience of
existing infrastructure. This approach seeks to provide key inputs for informed decision-making by
authorities, laying the groundwork for planning, risk mitigation, and future proposals for disaster
management in the region.PregradoLicenciado en Ingeniería Civi
Design of an integrated circuit with 65 nm technology using TSMC design libraries: LVS, ERC, and parasitic extraction testing
No full textEn el presente trabajo, se abordó el proceso de la verificación de reglas eléctricas y las
pruebas de layout versus schematic (ERC y LVS), fundamentales en el diseño de layout de
circuitos integrados. Este ujo de diseño tuvo como propósito la mejora de los procesos de sarrollados en iteraciones anteriores, abarcando desde el posicionamiento e interconexión de
componentes hasta la corrección de errores encontrados durante las veri caciones, con el fin
de lograr un diseño más eficiente y fluido para futuros proyectos de circuitos personalizados.
Para las pruebas se utilizaron herramientas de Synopsys, como IC Compiler II, que
permitió la síntesis de layouts en silicio, y IC Validator, que se empleó para veri car que los
resultados fueran fabricables. Se realizaron diversas pruebas en circuitos básicos como un
NOT y circuitos de mayor complejidad como un carry look ahead, un contador de 16 bits y
el circuito principal diseñado por el grupo de trabajo. Los resultados fueron satisfactorios,
cumpliendo todos los objetivos propuestos.
En cuanto a la verificación física mediante layout versus schematic (LVS), este trabajo
definió un flujo eficiente y actualizado, adaptando las nuevas versiones de las herramientas
como IC Validator. Siguiendo guías de investigaciones previas y la user guide de TSMC,
se logró ajustar archivos de versiones anteriores a los formatos actuales, lo que permitió
ejecutar el LVS en circuitos desde una compuerta NOT hasta circuitos más complejos, como
una ALU. Además, se realizó una extracción parásita de resistencias utilizando StarRC,
lo cual permitió identificar las resistencias parásitas en el diseño y evaluar su impacto en
el rendimiento del circuito, sin que la complejidad del deck fuera demasiado elevada para
identi car las conexiones.
En trabajos futuros, se plantea la automatización del ujo de verificación mediante el
desarrollo de scripts o herramientas personalizadas que permitan automatizar ciertas etapas del proceso, reduciendo la intervención manual y optimizando los tiempos de prueba.
Además, se propone la automatización de la creación de celdas para el mapeo en los decks
de extracción parásita, lo cual mejoraría la e ciencia en la asignación de celdas y permitiría
una mayor precisión. Este enfoque contribuiría a una metodología más e ciente, con menor
probabilidad de errores humanos.In this work, the process of performing electrical rule checking (ERC) and layout versus
schematic (LVS) testing, which are essential in the layout design of integrated circuits,
has been systematically addressed. This design ow builds on improvements from previous
iterations, covering everything from the placement and interconnection of components to
error correction during veri cation, aiming to support more e cient custom circuit designs
in future projects.
To conduct the tests, Synopsys tools, including IC Compiler II for silicon layout synthesis
and IC Validator for manufacturability veri cation, were utilized. A series of tests were
carried out on both basic circuits like a NOT gate and on more complex designs, such as a
carry look-ahead, a 16-bit counter, and the main circuit developed by the team. The results
were positive, meeting all established objectives.
For physical veri cation through layout versus schematic (LVS), an e cient and updated
ow was established by adapting new versions of tools such as IC Validator. Using insights
from prior studies and the TSMC User Guide, we adjusted older les to align with current
formats, facilitating LVS testing on a range of circuits from a single NOT gate to more
complex designs, such as an ALU. Additionally, parasitic resistance extraction was con ducted with StarRC, allowing for the identi cation of parasitic resistances and assessment
of their impact on circuit performance without over-complicating the deck for connection
identi cation
For future development, it is proposed to automate the veri cation process through
custom scripts or tools to reduce manual tasks and improve testing e ciency. Another
suggestion includes automating cell creation for mapping in parasitic extraction decks, which
would enhance cell allocation accuracy and optimize precision. These improvements aim to
create a faster, more reliable methodology with reduced chances of human error.PregradoLicenciado en Ingeniería Electrónic
Design and fabrication of an integrated circuit using 65 nm technology and TSMC design libraries: final functional tests in HSPICE, generation and documentation of physical synthesis, antenna and DRC verifications
No full textFormato PDF digital — 168 páginas — incluye gráficos, tablas y referencias bibliográficas.Este trabajo se centra en la mejora del flujo de síntesis física de circuitos integrados,
construido sobre las bases establecidas en años anteriores. El objetivo fue no solo automatizar
aún más el flujo existente, sino también abordar los errores que emergen al ejecutar los scripts
de síntesis.
Dado que se trata de un proyecto intergeneracional, se buscó replicar y comprender los
avances previos, familiarizándose con herramientas como IC Compiler II, IC Validator, VCS
y WaveView. A partir de esto, se identificaron áreas de mejora, tales como la generación de
un archivo Verilog con instancias de componentes lógicos y físicos, la definición de variables
para valores repetidos y la eliminación de cálculos de tamaño previamente codificados de
forma fija. Tras implementar estos cambios, se realizaron síntesis físicas de varios circuitos,
comenzando con circuitos combinacionales simples y avanzando hacia circuitos secuenciales
más complejos, incluyendo la síntesis del circuito El Gran Jaguar .
Después de ajustar el runset de inserción de metal, las verificaciones DRC confirmaron
que la mayoría de los circuitos cumplían con los requisitos mínimos de fabricación en todas
las capas de metal. La única excepción fue El Gran Jaguar, que presentó un error en la capa
Metal 2, aunque estuvo muy cerca de cumplir con las especificaciones. Este inconveniente
se espera resolver con la implementación de la tecnología de 65 nm, ya que TSMC decidió
descontinuar la tecnología de 180 nm. Por otro lado, las verificaciones de antena mostraron
resultados satisfactorios en todos los circuitos.
También se analizaron los archivos Verilog generados tras la síntesis y se identificó que
no representaban completamente el layout físico del diseño. Asimismo, se documentaron
detalladamente todas las etapas del flujo, incluyendo videos explicativos sobre el uso de las
herramientas y la creación de librerías NDM. Este esfuerzo busca facilitar el aprendizaje y
la adopción de nuevas tecnologías por parte de futuras generaciones. Finalmente, se realizaron pruebas funcionales del núcleo de algunos circuitos utilizando HSPICE y WaveView,
validando así su correcto funcionamiento.
De cara al futuro, se recomienda trabajar en un flujo de diseño más automatizado que
sea capaz de ajustar las dimensiones del circuito en función de características específicas
como el número de puertos, el tamaño, la frecuencia y el uso del reloj. Además, es crucial
automatizar el mapeo de pines tras la extracción de parásitos, así como revisar el archivo
CMD que controla este proceso. Esto no solo aceleraría las pruebas finales, sino que también
garantizaría que el flujo sea más eficiente y confiable.This work focuses on improving the physical synthesis ow of integrated circuits, building
on foundations established in previous years. The aim was not only to further automate the
existing ow but also to address errors that arise when running synthesis scripts.
As this is an intergenerational project, the goal was to replicate and understand previous
advancements, becoming familiar with tools such as IC Compiler II, IC Validator, VCS, and
WaveView. From this, areas for improvement were identified, such as generating a Verilog le
with instances of logical and physical components, defining variables for repeated values, and
eliminating xed-size calculations previously hardcoded. After implementing these changes,
physical syntheses of various circuits were performed, starting with simple combinational
circuits and progressing to more complex sequential circuits, including the synthesis of the
El Gran Jaguar circuit.
After adjusting the metal insertion runset, DRC checks confirmed that most circuits
met minimum manufacturing requirements on all metal layers. The only exception was El
Gran Jaguar, which presented an error in the Metal 2 layer, although it was very close to
meeting the speci cations. This issue is expected to be resolved with the implementation of
65 nm technology, as TSMC decided to discontinue 180 nm technology. On the other hand,
antenna checks showed satisfactory results for all circuits.
The Verilog les generated after synthesis were also analyzed and found not to fully represent the physical layout of the design. Additionally, all stages of the flow were thoroughly
documented, including explanatory videos on the use of tools and the creation of NDM
libraries. This efort is intended to simplify the learning process and support future generations in adopting new technologies. Finally, functional tests of the core of some circuits were
performed using HSPICE and WaveView, thus validating their correct operation.
Looking ahead, it is recommended to work on a more automated design flow capable
of adjusting circuit dimensions based on specific features such as the number of ports, size,
frequency, and clock usage. Additionally, automating pin mapping after parasitic extraction
and reviewing the CMD le that controls this process are essential steps. These improvements
would not only accelerate final testing but also enhance the eficiency and reliability of the
design flow.PregradoLicenciado en Ingeniería Electrónic
pruebas de LVS, ERC y extracción de parásitos
No full textEn el presente trabajo, se abordó el proceso de la verificación de reglas eléctricas y las
pruebas de layout versus schematic (ERC y LVS), fundamentales en el diseño de layout de
circuitos integrados. Este flujo de diseño tuvo como propósito la mejora de los procesos desarrollados
en iteraciones anteriores, abarcando desde el posicionamiento e interconexión de
componentes hasta la corrección de errores encontrados durante las verificaciones, con el n
de lograr un diseño más eficiente y fluido para futuros proyectos de circuitos personalizados.
Para las pruebas se utilizaron herramientas de Synopsys, como IC Compiler II, que
permitió la síntesis de layouts en silicio, y IC Validator, que se empleó para verificar que los
resultados fueran fabricables. Se realizaron diversas pruebas en circuitos básicos como un
NOT y circuitos de mayor complejidad como un carry look ahead, un contador de 16 bits y
el circuito principal diseñado por el grupo de trabajo. Los resultados fueron satisfactorios,
cumpliendo todos los objetivos propuestos.
En cuanto a la verificación física mediante layout versus schematic (LVS), este trabajo
definió un flujo eficiente y actualizado, adaptando las nuevas versiones de las herramientas
como IC Validator. Siguiendo guías de investigaciones previas y la user guide de TSMC,
se logró ajustar archivos de versiones anteriores a los formatos actuales, lo que permitió
ejecutar el LVS en circuitos desde una compuerta NOT hasta circuitos más complejos, como
una ALU. Además, se realizó una extracción parásita de resistencias utilizando StarRC,
lo cual permitió identificar las resistencias parásitas en el diseño y evaluar su impacto en
el rendimiento del circuito, sin que la complejidad del deck fuera demasiado elevada para
identificar las conexiones.
En trabajos futuros, se plantea la automatización del flujo de verificación mediante el
desarrollo de scripts o herramientas personalizadas que permitan automatizar ciertas etapas
del proceso, reduciendo la intervención manual y optimizando los tiempos de prueba.
Además, se propone la automatización de la creación de celdas para el mapeo en los decks
de extracción parásita, lo cual mejoraría la eficiencia en la asignación de celdas y permitiría
una mayor precisión. Este enfoque contribuiría a una metodología más eficiente, con menor
probabilidad de errores humanos.In this work, the process of performing electrical rule checking (ERC) and layout versus
schematic (LVS) testing, which are essential in the layout design of integrated circuits,
has been systematically addressed. This design ow builds on improvements from previous
iterations, covering everything from the placement and interconnection of components to
error correction during veri cation, aiming to support more e cient custom circuit designs
in future projects.
To conduct the tests, Synopsys tools, including IC Compiler II for silicon layout synthesis
and IC Validator for manufacturability veri cation, were utilized. A series of tests were
carried out on both basic circuits like a NOT gate and on more complex designs, such as a
carry look-ahead, a 16-bit counter, and the main circuit developed by the team. The results
were positive, meeting all established objectives.
For physical veri cation through layout versus schematic (LVS), an e cient and updated
ow was established by adapting new versions of tools such as IC Validator. Using insights
from prior studies and the TSMC User Guide, we adjusted older les to align with current
formats, facilitating LVS testing on a range of circuits from a single NOT gate to more
complex designs, such as an ALU. Additionally, parasitic resistance extraction was conducted
with StarRC, allowing for the identi cation of parasitic resistances and assessment
of their impact on circuit performance without over-complicating the deck for connection
identi cation
For future development, it is proposed to automate the veri cation process through
custom scripts or tools to reduce manual tasks and improve testing e ciency. Another
suggestion includes automating cell creation for mapping in parasitic extraction decks, which
would enhance cell allocation accuracy and optimize precision. These improvements aim to
create a faster, more reliable methodology with reduced chances of human error.Tesis. Licenciatura en Ingeniería Electrónica. Facultad de Ingeniería.PregradoLicenciado en Ingeniería Electrónic