475 research outputs found
Kytkettyihin kapasitansseihin perustuvien vahvistimien asettumisajan nopeuttaminen analogia-digitaalimuuntimissa
No full textAbstractThe goal of this dissertation was to study and model the settling transient response of switched-capacitor (SC) circuit, which is the most important building block of Analog-to-Digital converters (ADCs), and to improve the settling performance of the SC circuit implemented in ADC in CMOS technology.In the design of the SC circuit, there are common obstacles in obtaining a precise and fast settling with low power consumption. The main contribution of this thesis is to speed up different SC circuits without adding extra power consumption or to achieve the required settling precision with low power consumption.Two solutions to reduce the power consumption of SC integrators in sigma-delta (SD) ADCs were designed and verified by simulations. These implementations are based on the passive charge redistribution technique by injecting a precalculated open-loop charge in the output of the first integrator. The injected charge was implemented either by a continuous function of the input and feedback voltages or by quantizing to three levels. In both cases, the idea is to minimize the initial transient voltage in the input of the first OTA and hence bypass the slewing of the OTA.Another approach was proposed for the traditional SC residue circuit of the pipeline ADC, where a load capacitor is connected to the output during the evaluation phase. Here, a pre-charge of the load capacitance can be used. One proposed implementation is called the continuously controlled pre-charged technique. It pre-charges the load capacitor to the proper voltage during the previous phase, connects the pre-charged load capacitor to the output of the OTA during the evaluation phase, and hence pulls the charge sharing so that the initial input step of the OTA is instantaneously minimized. The other implementation called the minimal pre-charged method implemented for the SC residue circuit of the pipeline ADC is to simply pre-charge the load capacitor with the fixed existing voltage, minimized the spread of the initial input voltage. This proposed technique did not require any additional active components.Original papersOriginal papers are not included in the electronic version of the dissertation.Sun, J., Rahkonen, T., & Neitola, M. (2012). Behavioral modeling of nonlinear settling for multiple cascaded SC stages. Proceeding of the IEEE NORCHIP Conference (NORCHIP’ 2012), Copenhagen, Denmark, 12-13 November 2012 (pp. 1-6). https://doi.org/10.1109/NORCHP.2012.6403136Sun, J., & Rahkonen, T. (2016). Solving the initial voltage of settling in switched-capacitor circuits. Proceeding of the IEEE International Instrumentation and Measurement Technology Conference (I2MTC’2016), Taipei, Taiwan, 23-26 May 2016 (pp. 1-4). https://doi.org/10.1109/I2MTC.2016.7520501Sun, J., & Rahkonen, T. (2018). Two capacitive-pulling techniques to aid the settling of SC residue amplifier. Proceeding of the IEEE International Instrumentation and Measurement Technology Conference (I2MTC’2018), Houston, Texas, USA, 14-17 May 2018 (pp. 1-4). https://doi.org/10.1109/I2MTC.2018.8409537Self-archived versionSun, J., & Rahkonen, T. (2019). Speed up technique by pre-charging load capacitor in SC residue circuit. IEEE Transactions on Circuits and Systems, Express Briefs, 66(4), 522-526. https://doi.org/10.1109/TCSII.2018.2864596Self-archived versionSun, J., & Rahkonen, T. (2019). Continuously controlled and discrete-level charge pumping techniques implemented in SC integrators. Analog Integrated Circuits and Signal Processing, 100(3), 653-661. https://doi.org/10.1007/s10470-019-01460-8Self-archived versionTiivistelmäKytkettyihin kapasitansseihin (SC-tekniikka) perustuvat vahvistimet ovat CMOS-tekniikkaan perustuvien analogia-digitaalimuuntimien (AD-muunnin) tärkeimpiä osia. Tämän väitöstyön tavoitteena oli tutkia ja mallittaa SC-tekniikkaan perustuvien vahvistinpiirien asettumisaikaa, ja etsiä piiriteknisiä keinoja asettumisajan nopeuttamiseksi.SC-piirien suunnittelun suurimpia ongelmia on saavuttaa tarkka ja nopea asettuminen mahdollisimman pienellä tehonkulutuksella. Tämän työn päätuloksina on joukko keinoja, joilla voidaan nopeuttaa SC-kytkettyjen vahvistimien asettumista ilman että niiden tehonkulutusta lisätään, tai saavuttaa aiempi suorituskyky pienemmällä tehonkulutuksella. Menetelmät perustuvat siihen, että SC-piirin passiivista varausjakautumista ohjataan niin, että vahvistimen tulosolmussa oleva transientti minimoituu, jolloin vahvistin ei ajaudu virtarajoitteiselle toiminta-alueelle, vaan sen asettuminen nopeutuu merkittävästi.Sigma-delta-tyyppiset AD-muuntimet koostuvat SC-integraattoreista, ja näiden asettumisen nopeuttamiseen kehitettiin ja varmennettiin simuloiden kaksi tapaa. Varauksen jakautumista autettiin syöttämällä erillisellä varauspumpulla transkonduktanssivahvistimen lähtösolmuun tietty, integraattorin tilasta ja tuloista riippuva varaus. Tällöin vahvistimen tulossa näkyvä alkutransientti pienenee, ja vahvistin ei ajaudu virtarajoitteiselle toiminta-alueelleen, jolloin sen asettumisvirhe pienenee merkittävästi. Varausinjektio toteutettiin kahdella eri tavalla: laskemalla tarvittava varaus joko jatkuvana funktiona tulosignaaleista, tai approksimoimalla sitä muutamalla diskreetillä tasolla.Pipeline-tyyppisissä AD-muuntimissa peruslohko koostuu SC-kytketystä vahvistimesta, jonka kuormakapasitanssi on kytkettynä vahvistimen lähtöön asettumisen aikana. Tämän kapasitanssin esivaraaminen sopivasti tarjoaa hyvin yksinkertaisen keinon ohjata varausjakautumista niin, että vahvistimen tulossa oleva transientti saadaan minimoitua ja toiminta virtarajoitteisessa moodissa vältettyä. Tässäkin tapauksessa kehitettiin ja varmennettiin kaksi vaihtoehtoista toteutusta. Ensimmäisessä kuormakapasitanssin esivarausjännite lasketaan tulosuureiden jatkuvana funktiona erillisellä summausvahvistimella. Toisessa, hyvin minimalistisessa ratkaisussa esivaraukseen käytetään kolmea käytettävissä olevaa kiinteää jännitettä. Tämä menetelmä ei vaadi lainkaan ylimääräisiä aktiivikomponentteja.OsajulkaisutOsajulkaisut eivät sisälly väitöskirjan elektroniseen versioon.Sun, J., Rahkonen, T., & Neitola, M. (2012). Behavioral modeling of nonlinear settling for multiple cascaded SC stages. Proceeding of the IEEE NORCHIP Conference (NORCHIP’ 2012), Copenhagen, Denmark, 12-13 November 2012 (pp. 1-6). https://doi.org/10.1109/NORCHP.2012.6403136Sun, J., & Rahkonen, T. (2016). Solving the initial voltage of settling in switched-capacitor circuits. Proceeding of the IEEE International Instrumentation and Measurement Technology Conference (I2MTC’2016), Taipei, Taiwan, 23-26 May 2016 (pp. 1-4). https://doi.org/10.1109/I2MTC.2016.7520501Sun, J., & Rahkonen, T. (2018). Two capacitive-pulling techniques to aid the settling of SC residue amplifier. Proceeding of the IEEE International Instrumentation and Measurement Technology Conference (I2MTC’2018), Houston, Texas, USA, 14-17 May 2018 (pp. 1-4). https://doi.org/10.1109/I2MTC.2018.8409537Rinnakkaistallennettu versioSun, J., & Rahkonen, T. (2019). Speed up technique by pre-charging load capacitor in SC residue circuit. IEEE Transactions on Circuits and Systems, Express Briefs, 66(4), 522-526. https://doi.org/10.1109/TCSII.2018.2864596Rinnakkaistallennettu versioSun, J., & Rahkonen, T. (2019). Continuously controlled and discrete-level charge pumping techniques implemented in SC integrators. Analog Integrated Circuits and Signal Processing, 100(3), 653-661. https://doi.org/10.1007/s10470-019-01460-8Rinnakkaistallennettu versioAcademic dissertation to be presented, with the assent of the Doctoral Training Committee of Information Technology and Electrical Engineering of the University of Oulu, for public defence in the Wetteri auditorium (IT115), Linnanmaa, on 14 November 2019, at 12 noonAbstract
The goal of this dissertation was to study and model the settling transient response of switched-capacitor (SC) circuit, which is the most important building block of Analog-to-Digital converters (ADCs), and to improve the settling performance of the SC circuit implemented in ADC in CMOS technology.
In the design of the SC circuit, there are common obstacles in obtaining a precise and fast settling with low power consumption. The main contribution of this thesis is to speed up different SC circuits without adding extra power consumption or to achieve the required settling precision with low power consumption.
Two solutions to reduce the power consumption of SC integrators in sigma-delta (SD) ADCs were designed and verified by simulations. These implementations are based on the passive charge redistribution technique by injecting a precalculated open-loop charge in the output of the first integrator. The injected charge was implemented either by a continuous function of the input and feedback voltages or by quantizing to three levels. In both cases, the idea is to minimize the initial transient voltage in the input of the first OTA and hence bypass the slewing of the OTA.
Another approach was proposed for the traditional SC residue circuit of the pipeline ADC, where a load capacitor is connected to the output during the evaluation phase. Here, a pre-charge of the load capacitance can be used. One proposed implementation is called the continuously controlled pre-charged technique. It pre-charges the load capacitor to the proper voltage during the previous phase, connects the pre-charged load capacitor to the output of the OTA during the evaluation phase, and hence pulls the charge sharing so that the initial input step of the OTA is instantaneously minimized. The other implementation called the minimal pre-charged method implemented for the SC residue circuit of the pipeline ADC is to simply pre-charge the load capacitor with the fixed existing voltage, minimized the spread of the initial input voltage. This proposed technique did not require any additional active components.Tiivistelmä
Kytkettyihin kapasitansseihin (SC-tekniikka) perustuvat vahvistimet ovat CMOS-tekniikkaan perustuvien analogia-digitaalimuuntimien (AD-muunnin) tärkeimpiä osia. Tämän väitöstyön tavoitteena oli tutkia ja mallittaa SC-tekniikkaan perustuvien vahvistinpiirien asettumisaikaa, ja etsiä piiriteknisiä keinoja asettumisajan nopeuttamiseksi.
SC-piirien suunnittelun suurimpia ongelmia on saavuttaa tarkka ja nopea asettuminen mahdollisimman pienellä tehonkulutuksella. Tämän työn päätuloksina on joukko keinoja, joilla voidaan nopeuttaa SC-kytkettyjen vahvistimien asettumista ilman että niiden tehonkulutusta lisätään, tai saavuttaa aiempi suorituskyky pienemmällä tehonkulutuksella. Menetelmät perustuvat siihen, että SC-piirin passiivista varausjakautumista ohjataan niin, että vahvistimen tulosolmussa oleva transientti minimoituu, jolloin vahvistin ei ajaudu virtarajoitteiselle toiminta-alueelle, vaan sen asettuminen nopeutuu merkittävästi.
Sigma-delta-tyyppiset AD-muuntimet koostuvat SC-integraattoreista, ja näiden asettumisen nopeuttamiseen kehitettiin ja varmennettiin simuloiden kaksi tapaa. Varauksen jakautumista autettiin syöttämällä erillisellä varauspumpulla transkonduktanssivahvistimen lähtösolmuun tietty, integraattorin tilasta ja tuloista riippuva varaus. Tällöin vahvistimen tulossa näkyvä alkutransientti pienenee, ja vahvistin ei ajaudu virtarajoitteiselle toiminta-alueelleen, jolloin sen asettumisvirhe pienenee merkittävästi. Varausinjektio toteutettiin kahdella eri tavalla: laskemalla tarvittava varaus joko jatkuvana funktiona tulosignaaleista, tai approksimoimalla sitä muutamalla diskreetillä tasolla.
Pipeline-tyyppisissä AD-muuntimissa peruslohko koostuu SC-kytketystä vahvistimesta, jonka kuormakapasitanssi on kytkettynä vahvistimen lähtöön asettumisen aikana. Tämän kapasitanssin esivaraaminen sopivasti tarjoaa hyvin yksinkertaisen keinon ohjata varausjakautumista niin, että vahvistimen tulossa oleva transientti saadaan minimoitua ja toiminta virtarajoitteisessa moodissa vältettyä. Tässäkin tapauksessa kehitettiin ja varmennettiin kaksi vaihtoehtoista toteutusta. Ensimmäisessä kuormakapasitanssin esivarausjännite lasketaan tulosuureiden jatkuvana funktiona erillisellä summausvahvistimella. Toisessa, hyvin minimalistisessa ratkaisussa esivaraukseen käytetään kolmea käytettävissä olevaa kiinteää jännitettä. Tämä menetelmä ei vaadi lainkaan ylimääräisiä aktiivikomponentteja
Säteilevä epälineaarinen vääristymä sekä tilatasoa hyödyntävä linearisointi millimetriaaltoalueen vaiheistetuissa ryhmissä
No full textAbstractThis thesis presents concepts for understanding and utilizing the spatial behavior of nonlinear distortion in a millimeter-wave (mmW) multi-antenna transmitter. The work begins with an approach for radio frequency (RF) link budget and performance evaluation in a multiple-input multiple-output (MIMO) system. In the approach, the radio channel is decomposed into independent MIMO channels whose link budgets are analyzed independently using power dependent nonideal models of RF transceivers.The nonlinear distortion caused by RF power amplifiers (PAs) is studied in phased array systems that use analog beamforming. In particular, the focus is on the scenarios in which also the amplitudes of individual paths are controlled to shape the beam pattern. The differences in the nonlinear behavior of the individual paths make the beams of the signal and the distortion differ from each other. This observation is important to consider when specifying the transmitter error vector magnitude (EVM) and adjacent channel power ratio (ACPR) with over-the-air measurements.In phased array systems, multiple PAs share the same digital input and hence the PA linearization by digital predistortion (DPD) turns into an array linearization problem. The linearization of such an array can be performed by modeling, emulating, or measuring the transmitter radiated response in various ways. In particular, this thesis discusses different conductive and radiated feedback receiver approaches and proposes procedures for training the DPD objective based on the measurements. Linearizing the array in the main lobe does not mean linearization of individual PAs if the transmit paths differ from each other. In such scenarios, it is shown that linearizing the signal in the main lobe creates a notch in the training direction that is a result of OTA combining different nonlinear components. This is shown to make a tradeoff between the EVM characterized in the steering angle and ACPR integrated over the sphere. It is proposed that such a problem can be tackled by modifying the nonlinearity of individual paths by PA bias control to make the distortion of individual paths more similar. This is shown to simplify the DPD trained in a certain steering angle to be effective also in other directions thus linearizing both EVM and total radiated ACPR of the array while achieving decent power efficiency.Original papersOriginal papers are not included in the electronic version of the dissertation.Tuovinen, T., Tervo, N., & Pärssinen, A. (2017). Analyzing 5G RF system performance and relation to link budget for directive MIMO. IEEE Transactions on Antennas and Propagation, 65(12), 6636–6645. https://doi.org/10.1109/TAP.2017.2756848Self-archived versionTervo, N., Jokinen, M., Leinonen, M. E., Aikio, J., Kursu, O., Rahkonen, T., & Pärssinen, A. (2019). Digital predistortion concepts for linearization of mmW phased array transmitters. 2019 16th International Symposium on Wireless Communication Systems (ISWCS), 325–329. https://doi.org/10.1109/ISWCS.2019.8877285Self-archived versionTervo, N., Leinonen, M. E., Aikio, J., Rahkonen, T., & Pärssinen, A. (2018). Analyzing the effects of PA variations on the performance of phased array digital predistortion. 2018 IEEE 29th Annual International Symposium on Personal, Indoor and Mobile Radio Communications (PIMRC), 215–219. https://doi.org/10.1109/PIMRC.2018.8580706Self-archived versionTervo, N., Aikio, J., Tuovinen, T., Rahkonen, T., & Pärssinen, A. (2017). Digital predistortion of amplitude varying phased array utilising over-the-air combining. 2017 IEEE MTT-S International Microwave Symposium (IMS), 1165–1168. https://doi.org/10.1109/MWSYM.2017.8058809Self-archived versionTervo, N., Khan, B., Aikio, J. P., Kursu, O., Jokinen, M., Leinonen, M. E., Sonkki, M., Rahkonen, T., & Pärssinen, A. (2021). Combined sidelobe reduction and omnidirectional linearization of phased array by using tapered power amplifier biasing and digital predistortion. IEEE Transactions on Microwave Theory and Techniques, 69(9), 4284–4299. https://doi.org/10.1109/TMTT.2021.3092357Self-archived versionTervo, N., Khan, B., Kursu, O., Aikio, J. P., Jokinen, M., Leinonen, M. E., Juntti, M., Rahkonen, T., & Pärssinen, A. (2020). Digital predistortion of millimeter-wave phased array transmitter with over-the-air calibrated simplified conductive feedback architecture. 2020 IEEE/MTT-S International Microwave Symposium (IMS), 543–546. https://doi.org/10.1109/IMS30576.2020.9224083Self-archived versionTervo, N., Khan, B., Kursu, O., Aikio, J. P., Jokinen, M., Leinonen, M. E., Juntti, M., Rahkonen, T., & Pärssinen, A. (2021). Digital predistortion of phased-array transmitter with shared feedback and far-field calibration. IEEE Transactions on Microwave Theory and Techniques, 69(1), 1000–1015. https://doi.org/10.1109/TMTT.2020.3038193Self-archived versionTervo, N., Aikio, J., Tuovinen, T., Rahkonen, T., & Pärssinen, A. (2016). Effects of PA nonlinearity and dynamic range in spatially multiplexed precoded MIMO systems. 22th European Wireless Conference, 1–6.Tervo, N., Leinonen, M. E., Jokinen, M., Aikio, J., Kursu, O., Sonkki, M., Rahkonen, T., & Pärssinen, A. (2019). Measurement method for characterizing nonlinearity under near-field and far-field interferers in 5G mmW phased arrays. 2019 49th European Microwave Conference (EuMC), 420–423. https://doi.org/10.23919/EuMC.2019.8910825Self-archived versionTiivistelmäTässä väitöskirjatyössä esitetään menetelmiä korkean taajuuden moniantennijärjestelmän epälineaarisen vääristymän tilatason käyttäytymisen ymmärtämiseksi ja hyödyntämiseksi. Työn alkuosa käsittelee radiojärjestelmän linkkibudjettia tavalla, joka yhdistää monikeilalähetyksen ja radiokanavamallin radiolähettimen ja -vastaanottimen käyttäytymismalleihin. Loppuosa työstä keskittyy tarkastelemaan tehovahvistimista aiheutuvaa epälineaarista häiriötä vaiheistetuissa keilanmuodostusjärjestelmissä. Työssä havaitaan erojen lähetinhaarojen epälineaarisessa käyttäytymisessä luovan eroja halutun lineaarisen signaalin keilan sekä häiriön keilan välille. Tämän johdosta häiriö voi antennien avulla säteillessään muodostaa erilaisen säteilykuvion kuin lähetetty signaali. Tämä havainto on erityisen tärkeä ymmärtää, kun muodostetaan säteilevän viereisen kaistan epälineaarisen häiriön sekä signaalin virhevektorin järjestelmätason vaatimuksia moniantennilähettimille.Ilmiötä voidaan myös hyödyntää lähettimen linearisoinnissa. Vaiheistetuissa ryhmissä useat antennikohtaiset tehovahvistimet jakavat yhden yhteisen tulon, jota voidaan digitaalisesti esivääristää. Tällaisissa ryhmissä lähettimen digitaalinen esivääristys (DPD) muuttuu säteilevän keilan esivääristämiseksi, joka sisältää myös antennit sekä niiden tilatason summausvaikutuksen. Ryhmän linearisointi voidaan suorittaa käsittelemällä koko lähetinryhmää yhtenä epälineaarisena komponenttina. Työssä esitetään erilaisia havainnointivastaanotinstrategioita sekä menetelmiä DPD-objektin muodostamiseksi hyödyntäen ryhmästä eri suuntiin säteilevän aaltomuodon mallinnusta ja mittauksia. Työssä huomataan, että lähettimen linearisointi tietyssä suunnassa ei takaa linearisointia muissa suunnissa, jos haarojen epälineaariset käyttäytymiset eroavat toisistaan. Tällöin yhden suunnan linearisointi muodostaa minimin häiriölle halutussa suunnassa summaamalla epälineaarisia komponentteja tilatasossa. Tällaisissa tapauksissa haarojen epälineaarisuutta voidaan analogisesti muokata esimerkiksi tehovahvistimien toimintapisteitä muuttamalla siten, että niiden epälineaarisuus muuttuu samankaltaiseksi. Työssä näytetään simuloinnein ja mittauksin, että tällöin yhden suunnan linearisoinnilla voidaan saavuttaa lineaarinen lähtösignaali kaikissa suunnissa hyvällä hyötysuhteella tapauksissa missä tehovahvistimien lähtöamplitudeja halutaan kontrolloida.OsajulkaisutOsajulkaisut eivät sisälly väitöskirjan elektroniseen versioon.Tuovinen, T., Tervo, N., & Pärssinen, A. (2017). Analyzing 5G RF system performance and relation to link budget for directive MIMO. IEEE Transactions on Antennas and Propagation, 65(12), 6636–6645. https://doi.org/10.1109/TAP.2017.2756848Rinnakkaistallennettu versioTervo, N., Jokinen, M., Leinonen, M. E., Aikio, J., Kursu, O., Rahkonen, T., & Pärssinen, A. (2019). Digital predistortion concepts for linearization of mmW phased array transmitters. 2019 16th International Symposium on Wireless Communication Systems (ISWCS), 325–329. https://doi.org/10.1109/ISWCS.2019.8877285Rinnakkaistallennettu versioTervo, N., Leinonen, M. E., Aikio, J., Rahkonen, T., & Pärssinen, A. (2018). Analyzing the effects of PA variations on the performance of phased array digital predistortion. 2018 IEEE 29th Annual International Symposium on Personal, Indoor and Mobile Radio Communications (PIMRC), 215–219. https://doi.org/10.1109/PIMRC.2018.8580706Rinnakkaistallennettu versioTervo, N., Aikio, J., Tuovinen, T., Rahkonen, T., & Pärssinen, A. (2017). Digital predistortion of amplitude varying phased array utilising over-the-air combining. 2017 IEEE MTT-S International Microwave Symposium (IMS), 1165–1168. https://doi.org/10.1109/MWSYM.2017.8058809Rinnakkaistallennettu versioTervo, N., Khan, B., Aikio, J. P., Kursu, O., Jokinen, M., Leinonen, M. E., Sonkki, M., Rahkonen, T., & Pärssinen, A. (2021). Combined sidelobe reduction and omnidirectional linearization of phased array by using tapered power amplifier biasing and digital predistortion. IEEE Transactions on Microwave Theory and Techniques, 69(9), 4284–4299. https://doi.org/10.1109/TMTT.2021.3092357Rinnakkaistallennettu versioTervo, N., Khan, B., Kursu, O., Aikio, J. P., Jokinen, M., Leinonen, M. E., Juntti, M., Rahkonen, T., & Pärssinen, A. (2020). Digital predistortion of millimeter-wave phased array transmitter with over-the-air calibrated simplified conductive feedback architecture. 2020 IEEE/MTT-S International Microwave Symposium (IMS), 543–546. https://doi.org/10.1109/IMS30576.2020.9224083Rinnakkaistallennettu versioTervo, N., Khan, B., Kursu, O., Aikio, J. P., Jokinen, M., Leinonen, M. E., Juntti, M., Rahkonen, T., & Pärssinen, A. (2021). Digital predistortion of phased-array transmitter with shared feedback and far-field calibration. IEEE Transactions on Microwave Theory and Techniques, 69(1), 1000–1015. https://doi.org/10.1109/TMTT.2020.3038193Rinnakkaistallennettu versioTervo, N., Aikio, J., Tuovinen, T., Rahkonen, T., & Pärssinen, A. (2016). Effects of PA nonlinearity and dynamic range in spatially multiplexed precoded MIMO systems. 22th European Wireless Conference, 1–6.Tervo, N., Leinonen, M. E., Jokinen, M., Aikio, J., Kursu, O., Sonkki, M., Rahkonen, T., & Pärssinen, A. (2019). Measurement method for characterizing nonlinearity under near-field and far-field interferers in 5G mmW phased arrays. 2019 49th European Microwave Conference (EuMC), 420–423. https://doi.org/10.23919/EuMC.2019.8910825Rinnakkaistallennettu versioAcademic dissertation to be presented with the assent of the Doctoral Training Committee of Information Technology and Electrical Engineering of the University of Oulu for public defence in the OP-Pohjola auditorium (L6), Linnanmaa, on 2 March 2022, at 12 noonAbstract
This thesis presents concepts for understanding and utilizing the spatial behavior of nonlinear distortion in a millimeter-wave (mmW) multi-antenna transmitter. The work begins with an approach for radio frequency (RF) link budget and performance evaluation in a multiple-input multiple-output (MIMO) system. In the approach, the radio channel is decomposed into independent MIMO channels whose link budgets are analyzed independently using power dependent nonideal models of RF transceivers.
The nonlinear distortion caused by RF power amplifiers (PAs) is studied in phased array systems that use analog beamforming. In particular, the focus is on the scenarios in which also the amplitudes of individual paths are controlled to shape the beam pattern. The differences in the nonlinear behavior of the individual paths make the beams of the signal and the distortion differ from each other. This observation is important to consider when specifying the transmitter error vector magnitude (EVM) and adjacent channel power ratio (ACPR) with over-the-air measurements.
In phased array systems, multiple PAs share the same digital input and hence the PA linearization by digital predistortion (DPD) turns into an array linearization problem. The linearization of such an array can be performed by modeling, emulating, or measuring the transmitter radiated response in various ways. In particular, this thesis discusses different conductive and radiated feedback receiver approaches and proposes procedures for training the DPD objective based on the measurements. Linearizing the array in the main lobe does not mean linearization of individual PAs if the transmit paths differ from each other. In such scenarios, it is shown that linearizing the signal in the main lobe creates a notch in the training direction that is a result of OTA combining different nonlinear components. This is shown to make a tradeoff between the EVM characterized in the steering angle and ACPR integrated over the sphere. It is proposed that such a problem can be tackled by modifying the nonlinearity of individual paths by PA bias control to make the distortion of individual paths more similar. This is shown to simplify the DPD trained in a certain steering angle to be effective also in other directions thus linearizing both EVM and total radiated ACPR of the array while achieving decent power efficiency.Tiivistelmä
Tässä väitöskirjatyössä esitetään menetelmiä korkean taajuuden moniantennijärjestelmän epälineaarisen vääristymän tilatason käyttäytymisen ymmärtämiseksi ja hyödyntämiseksi. Työn alkuosa käsittelee radiojärjestelmän linkkibudjettia tavalla, joka yhdistää monikeilalähetyksen ja radiokanavamallin radiolähettimen ja -vastaanottimen käyttäytymismalleihin. Loppuosa työstä keskittyy tarkastelemaan tehovahvistimista aiheutuvaa epälineaarista häiriötä vaiheistetuissa keilanmuodostusjärjestelmissä. Työssä havaitaan erojen lähetinhaarojen epälineaarisessa käyttäytymisessä luovan eroja halutun lineaarisen signaalin keilan sekä häiriön keilan välille. Tämän johdosta häiriö voi antennien avulla säteillessään muodostaa erilaisen säteilykuvion kuin lähetetty signaali. Tämä havainto on erityisen tärkeä ymmärtää, kun muodostetaan säteilevän viereisen kaistan epälineaarisen häiriön sekä signaalin virhevektorin järjestelmätason vaatimuksia moniantennilähettimille.
Ilmiötä voidaan myös hyödyntää lähettimen linearisoinnissa. Vaiheistetuissa ryhmissä useat antennikohtaiset tehovahvistimet jakavat yhden yhteisen tulon, jota voidaan digitaalisesti esivääristää. Tällaisissa ryhmissä lähettimen digitaalinen esivääristys (DPD) muuttuu säteilevän keilan esivääristämiseksi, joka sisältää myös antennit sekä niiden tilatason summausvaikutuksen. Ryhmän linearisointi voidaan suorittaa käsittelemällä koko lähetinryhmää yhtenä epälineaarisena komponenttina. Työssä esitetään erilaisia havainnointivastaanotinstrategioita sekä menetelmiä DPD-objektin muodostamiseksi hyödyntäen ryhmästä eri suuntiin säteilevän aaltomuodon mallinnusta ja mittauksia. Työssä huomataan, että lähettimen linearisointi tietyssä suunnassa ei takaa linearisointia muissa suunnissa, jos haarojen epälineaariset käyttäytymiset eroavat toisistaan. Tällöin yhden suunnan linearisointi muodostaa minimin häiriölle halutussa suunnassa summaamalla epälineaarisia komponentteja tilatasossa. Tällaisissa tapauksissa haarojen epälineaarisuutta voidaan analogisesti muokata esimerkiksi tehovahvistimien toimintapisteitä muuttamalla siten, että niiden epälineaarisuus muuttuu samankaltaiseksi. Työssä näytetään simuloinnein ja mittauksin, että tällöin yhden suunnan linearisoinnilla voidaan saavuttaa lineaarinen lähtösignaali kaikissa suunnissa hyvällä hyötysuhteella tapauksissa missä tehovahvistimien lähtöamplitudeja halutaan kontrolloida
Ka-band power amplifier concepts in 22 nm CMOS FDSOI
No full textAbstract
The fifth-generation (5G) mobile communications introduced millimeter-wave (mmWave) frequency bands for faster data transmission. With the sixth-generation (6G) already under development, the need for efficient and linear power amplifiers (PAs) in these frequency ranges becomes critical. However, the characteristics of spectrally efficient telecommunications signals, such as high peak-to-average power ratio (PAPR) and strict linearity requirements, present challenges that demand innovative PA designs. Traditional approaches, like relying on digital predistortion (DPD) for linearizing efficient but nonlinear PAs, face limitations in addressing the wide bandwidth and large number of parallel PAs in mmWave phased arrays.
This thesis explores various complementary metal oxide semiconductor (CMOS) PA concepts at the lower Ka-band 26–28 GHz. It discusses transistor stacking and examines the back-gate biasing feature of the 22 nm CMOS fully depleted silicon on insulator (FDSOI) process for improved linearity and efficiency. Experimental results and linearity analysis with a three-stacked PA demonstrate that positive back-biasing improved linearity by reducing odd-order nonlinearity coefficients. Next, circuit-level techniques for linearity improvement and efficiency enhancement are explored. It is shown that dual-input PA can improve linearity by compensating amplitude to phase modulation (AM-PM) distortion with load modulation. An integrated quadrature balanced PA operating at 26 GHz is presented, along with techniques to mitigate frequency-dependent amplitude response of the quadrature hybrid. Compensating for the quadrature hybrid’s frequency response through asymmetric biasing improves the linearity of the balanced amplifier. An integrated PA following the orthogonal load-modulated balanced amplifier (OLMBA) topology is also introduced. The OLMBA achieves good average output power around 12 dBm and better efficiency with slightly decreased linearity compared to the reference balanced amplifier, showcasing its potential for 5G mmWave applications.
Through examination of PA concepts, this thesis contributes to advancing CMOS PA designs for mmWave communications and lays groundwork for future research aimed at achieving higher integration levels and improved performance in next-generation wireless transmitters. Original papers Rusanen, J., Hietanen, M., Sethi, A., Rahkonen, T., Pärssinen, A., & Aikio, J. P. (2019). Ka-band stacked power amplifier on 22 nm CMOS FDSOI technology utilizing back-gate bias for linearity improvement. 2019 IEEE Nordic Circuits and Systems Conference (NORCAS): NORCHIP and International Symposium of System-on-Chip (SoC), 1–4. https://doi.org/10.1109/NORCHIP.2019.8906915 https://doi.org/10.1109/NORCHIP.2019.8906915 Self-archived version Hietanen, M., Rusanen, J., Aikio, J. P., Tervo, N., Rahkonen, T., & Pärssinen, A. (2021). Ka-band time-domain multiplexing front-end with minimum switch area utilization on 22 nm fully depleted silicon-on-insulator CMOS technology. International Journal of Microwave and Wireless Technologies, 13(7), 641–651. https://doi.org/10.1017/S1759078721000428 https://doi.org/10.1017/S1759078721000428 Self-archived version Rusanen, J., Tervo, N., Rahkonen, T., Pärssinen, A., & Aikio, J. P. (2021). Ka-band dual input stacked 22 nm CMOS FDSOI power amplifier with transformer-based power combiner. 2020 15th European Microwave Integrated Circuits Conference (EuMIC), 145–148. https://ieeexplore.ieee.org/document/9337420 Self-archived version Rusanen, J., Shabanzadeh, N., Pärssinen, A., Rahkonen, T., & Aikio, J. P. (2023). Compensating quadrature hybrid mismatch effects in integrated balanced power amplifier. 2023 IEEE Nordic Circuits and Systems Conference (NorCAS), 1–5. https://doi.org/10.1109/NorCAS58970.2023.10305456 https://doi.org/10.1109/NorCAS58970.2023.10305456 Self-archived version Rusanen, J., Shabanzadeh, N., Pärssinen, A., Rahkonen, T., & Aikio, J. P. (2024). Improving a Ka-band integrated balanced power amplifier performance by compensating quadrature Hybrid mismatch effects. Manuscript on preparation. Rusanen, J., Sethi, A., Tervo, N., Rahkonen, T., Parssinen, A., Kiuru, V., & Aikio, J. P. (2022). Ka-band orthogonal load-modulated balanced amplifier in 22 nm CMOS FDSOI. 2022 17th European Microwave Integrated Circuits Conference (EuMIC), 161–164. https://doi.org/10.23919/EuMIC54520.2022.9923540 https://doi.org/10.23919/EuMIC54520.2022.9923540 Self-archived version Rusanen, J., Sethi, A., Tervo, N., Kiuru, V., Rahkonen, T., Pärssinen, A., & Aikio, J. P. (2023). Ka-band stacked and pseudo-differential orthogonal load-modulated balanced power amplifier in 22 nm CMOS FDSOI. International Journal of Microwave and Wireless Technologies. Advance online publication. https://doi.org/10.1017/S1759078723001137 https://doi.org/10.1017/S1759078723001137 Tiivistelmä
Viidennen sukupolven (5G) mobiiliviestintäverkoissa otettiin käyttöön kapasiteetin lisäämiseksi millimetritaajuusalue, ja kuudennen sukupolven (6G) vieläkin korkeamman taajuuden järjestelmät ovat jo suunnitteilla. Lähettimet tarvitsevat energiatehokkaita tehovahvistimia (power amplifier, PA), mutta suurten datanopeuksien spektritehokkaat signaalit asettavat tiukat lineaarisuusvaatimukset. Perinteisesti ongelma on ratkaistu käyttämällä energiatehokkaita mutta epälineaarisia tehovahvistimia ja lineaarisoimalla ne digitaalisella esisärötyksellä. Korkeilla taajuuksilla käytetään usein vaiheistettua antenniryhmää kantaman lisäämiseksi, mikä tekee digitaalisesta esisärötyksestä todella haastavaa, koska vaiheistettu antenniryhmä sisältää suuren määrän rinnakkaisia tehovahvistimia ja kaistanleveys on suuri. Tarvitaan siis innovatiivisia PA-arkkitehtuureja, jotka toimivat lineaarisesti ilman digitaalista esisärötystä.
Tässä väitöskirjassa käsitellään PA-konsepteja, joille kaikille on yhteistä se, että ne toimivat samalla taajuusalueella (noin 26–28 GHz) ja ne on valmistettu 22 nm CMOS (complementary metal oxide semiconductor) FDSOI (fully depleted silicon on insulator) -teknologialla. Väitöskirjassa käsitellään integroiduissa CMOS-tehovahvistimissa yleistä transistorien pinoamistekniikkaa ja substraattibiaksen vaikutusta lineaarisuuteen. Mittaukset ja analyysi osoittivat, että PA:n toimintapisteen muodostaminen substraattibiasta käyttämällä paransi lineaarisuutta, koska parittomat epälineaarisuuskertoimet pienenivät. Väitöskirja käsittelee myös piiritason konsepteja, kuten kuormamodulaatiota. Testipiirillä demonstroidaan, että kaksituloista PA-arkkitehtuuria käyttämällä voidaan kuormamodulaation avulla kompensoida vaihevääristymistä. Työssä esitellään tekniikoita, joilla voidaan parantaa integroidun balansoidun vahvistimen toimintaa kompensoimalla kvadratuurikytkimen taajuusriippuvainen amplitudivaste. Testeissä ja analyyseissä nähdään, että kompensoimalla kvadratuurikytkimen vaste käyttämällä balansoidulle vahvistinparille epäsymmetristä biasta voidaan parantaa myös lineaarisuutta. Viimeiseksi väitöskirja esittelee integroidun OLMBA-tehovahvistimen (orthogonal load-modulated balanced amplifier). OLMBA saavuttaa hyvän, noin 12 dBm keskimääräisen lähtötehon. OLMBA:ta verrataan myös balansoituun vahvistimeen ja nähdään, että OLMBA saavuttaa paremman energiatehokkuuden, mutta on hieman epälineaarisempi. Tämä työ edistää CMOS-tehovahvistimien kehitystä tutkimalla näitä eri PA-konsepteja ja auttaa kehittämään parempia seuraavan sukupolven lähettimiä. Osajulkaisut Rusanen, J., Hietanen, M., Sethi, A., Rahkonen, T., Pärssinen, A., & Aikio, J. P. (2019). Ka-band stacked power amplifier on 22 nm CMOS FDSOI technology utilizing back-gate bias for linearity improvement. 2019 IEEE Nordic Circuits and Systems Conference (NORCAS): NORCHIP and International Symposium of System-on-Chip (SoC), 1–4. https://doi.org/10.1109/NORCHIP.2019.8906915 https://doi.org/10.1109/NORCHIP.2019.8906915 Rinnakkaistallennettu versio Hietanen, M., Rusanen, J., Aikio, J. P., Tervo, N., Rahkonen, T., & Pärssinen, A. (2021). Ka-band time-domain multiplexing front-end with minimum switch area utilization on 22 nm fully depleted silicon-on-insulator CMOS technology. International Journal of Microwave and Wireless Technologies, 13(7), 641–651. https://doi.org/10.1017/S1759078721000428 https://doi.org/10.1017/S1759078721000428 Rinnakkaistallennettu versio Rusanen, J., Tervo, N., Rahkonen, T., Pärssinen, A., & Aikio, J. P. (2021). Ka-band dual input stacked 22 nm CMOS FDSOI power amplifier with transformer-based power combiner. 2020 15th European Microwave Integrated Circuits Conference (EuMIC), 145–148. https://ieeexplore.ieee.org/document/9337420 Rinnakkaistallennettu versio Rusanen, J., Shabanzadeh, N., Pärssinen, A., Rahkonen, T., & Aikio, J. P. (2023). Compensating quadrature hybrid mismatch effects in integrated balanced power amplifier. 2023 IEEE Nordic Circuits and Systems Conference (NorCAS), 1–5. https://doi.org/10.1109/NorCAS58970.2023.10305456 https://doi.org/10.1109/NorCAS58970.2023.10305456 Rinnakkaistallennettu versio Rusanen, J., Shabanzadeh, N., Pärssinen, A., Rahkonen, T., & Aikio, J. P. (2024). Improving a Ka-band integrated balanced power amplifier performance by compensating quadrature Hybrid mismatch effects. Manuscript on preparation. Rusanen, J., Sethi, A., Tervo, N., Rahkonen, T., Parssinen, A., Kiuru, V., & Aikio, J. P. (2022). Ka-band orthogonal load-modulated balanced amplifier in 22 nm CMOS FDSOI. 2022 17th European Microwave Integrated Circuits Conference (EuMIC), 161–164. https://doi.org/10.23919/EuMIC54520.2022.9923540 https://doi.org/10.23919/EuMIC54520.2022.9923540 Rinnakkaistallennettu versio Rusanen, J., Sethi, A., Tervo, N., Kiuru, V., Rahkonen, T., Pärssinen, A., & Aikio, J. P. (2023). Ka-band stacked and pseudo-differential orthogonal load-modulated balanced power amplifier in 22 nm CMOS FDSOI. International Journal of Microwave and Wireless Technologies. Advance online publication. https://doi.org/10.1017/S1759078723001137 https://doi.org/10.1017/S1759078723001137 Academic dissertation to be presented with the assent of the Doctoral Programme Committee of Information Technology and Electrical Engineering of the University of Oulu for public defence in Auditorium TS101, Linnanmaa, on 24 October 2024, at 12 noonAbstract
The fifth-generation (5G) mobile communications introduced millimeter-wave (mmWave) frequency bands for faster data transmission. With the sixth-generation (6G) already under development, the need for efficient and linear power amplifiers (PAs) in these frequency ranges becomes critical. However, the characteristics of spectrally efficient telecommunications signals, such as high peak-to-average power ratio (PAPR) and strict linearity requirements, present challenges that demand innovative PA designs. Traditional approaches, like relying on digital predistortion (DPD) for linearizing efficient but nonlinear PAs, face limitations in addressing the wide bandwidth and large number of parallel PAs in mmWave phased arrays.
This thesis explores various complementary metal oxide semiconductor (CMOS) PA concepts at the lower Ka-band 26–28 GHz. It discusses transistor stacking and examines the back-gate biasing feature of the 22 nm CMOS fully depleted silicon on insulator (FDSOI) process for improved linearity and efficiency. Experimental results and linearity analysis with a three-stacked PA demonstrate that positive back-biasing improved linearity by reducing odd-order nonlinearity coefficients. Next, circuit-level techniques for linearity improvement and efficiency enhancement are explored. It is shown that dual-input PA can improve linearity by compensating amplitude to phase modulation (AM-PM) distortion with load modulation. An integrated quadrature balanced PA operating at 26 GHz is presented, along with techniques to mitigate frequency-dependent amplitude response of the quadrature hybrid. Compensating for the quadrature hybrid’s frequency response through asymmetric biasing improves the linearity of the balanced amplifier. An integrated PA following the orthogonal load-modulated balanced amplifier (OLMBA) topology is also introduced. The OLMBA achieves good average output power around 12 dBm and better efficiency with slightly decreased linearity compared to the reference balanced amplifier, showcasing its potential for 5G mmWave applications.
Through examination of PA concepts, this thesis contributes to advancing CMOS PA designs for mmWave communications and lays groundwork for future research aimed at achieving higher integration levels and improved performance in next-generation wireless transmitters.Tiivistelmä
Viidennen sukupolven (5G) mobiiliviestintäverkoissa otettiin käyttöön kapasiteetin lisäämiseksi millimetritaajuusalue, ja kuudennen sukupolven (6G) vieläkin korkeamman taajuuden järjestelmät ovat jo suunnitteilla. Lähettimet tarvitsevat energiatehokkaita tehovahvistimia (power amplifier, PA), mutta suurten datanopeuksien spektritehokkaat signaalit asettavat tiukat lineaarisuusvaatimukset. Perinteisesti ongelma on ratkaistu käyttämällä energiatehokkaita mutta epälineaarisia tehovahvistimia ja lineaarisoimalla ne digitaalisella esisärötyksellä. Korkeilla taajuuksilla käytetään usein vaiheistettua antenniryhmää kantaman lisäämiseksi, mikä tekee digitaalisesta esisärötyksestä todella haastavaa, koska vaiheistettu antenniryhmä sisältää suuren määrän rinnakkaisia tehovahvistimia ja kaistanleveys on suuri. Tarvitaan siis innovatiivisia PA-arkkitehtuureja, jotka toimivat lineaarisesti ilman digitaalista esisärötystä.
Tässä väitöskirjassa käsitellään PA-konsepteja, joille kaikille on yhteistä se, että ne toimivat samalla taajuusalueella (noin 26–28 GHz) ja ne on valmistettu 22 nm CMOS (complementary metal oxide semiconductor) FDSOI (fully depleted silicon on insulator) -teknologialla. Väitöskirjassa käsitellään integroiduissa CMOS-tehovahvistimissa yleistä transistorien pinoamistekniikkaa ja substraattibiaksen vaikutusta lineaarisuuteen. Mittaukset ja analyysi osoittivat, että PA:n toimintapisteen muodostaminen substraattibiasta käyttämällä paransi lineaarisuutta, koska parittomat epälineaarisuuskertoimet pienenivät. Väitöskirja käsittelee myös piiritason konsepteja, kuten kuormamodulaatiota. Testipiirillä demonstroidaan, että kaksituloista PA-arkkitehtuuria käyttämällä voidaan kuormamodulaation avulla kompensoida vaihevääristymistä. Työssä esitellään tekniikoita, joilla voidaan parantaa integroidun balansoidun vahvistimen toimintaa kompensoimalla kvadratuurikytkimen taajuusriippuvainen amplitudivaste. Testeissä ja analyyseissä nähdään, että kompensoimalla kvadratuurikytkimen vaste käyttämällä balansoidulle vahvistinparille epäsymmetristä biasta voidaan parantaa myös lineaarisuutta. Viimeiseksi väitöskirja esittelee integroidun OLMBA-tehovahvistimen (orthogonal load-modulated balanced amplifier). OLMBA saavuttaa hyvän, noin 12 dBm keskimääräisen lähtötehon. OLMBA:ta verrataan myös balansoituun vahvistimeen ja nähdään, että OLMBA saavuttaa paremman energiatehokkuuden, mutta on hieman epälineaarisempi. Tämä työ edistää CMOS-tehovahvistimien kehitystä tutkimalla näitä eri PA-konsepteja ja auttaa kehittämään parempia seuraavan sukupolven lähettimiä
Mm-aaltotaajuisten pinottujen MOS-tehovahvistimien analyysi ja suunnittelu
No full textAbstractThis research concerns the design of special power amplifier topologies known as Stacked CMOS power Amplifiers. Stacked MOS power amplifiers (PA) are commonly used in SOI process nodes but also have the potential to be realized in bulk CMOS nodes. In this paper, they are analyzed in millimeter wave regimes. The present study focuses on the key limiting factors and, in particular, the optimum number of transistors from which the key performance parameters such as maximum possible operating frequency, output power, and efficiency are achieved. Based on the analysis, design trade-offs of stacked MOS PAs are presented. The frequency dependency of the optimum load presented to each stack is analyzed to express the overall performance of the mentioned PA topologies as a new optimization method. Additionally, the process of how the optimal load variations translate into amplitude-to-amplitude/phase (AM-AM/PM) conversion distortions is shown. The validity of the analysis is examined against simulations, which are performed with 8M1P 28nm CMOS technology and electromagnetic simulations in ADS Momentum. This paper discusses the design requirements of class C auxiliary (aux) amplifiers deployed in Doherty power amplifiers (DPA). Taking the conduction angle and back-off (BO) level into account, a global design chart is presented which can be utilized to properly dimension the aux amplifier. Using the proposed method, a class C power amplifier is designed and exploited in a DPA circuit at 28GHz which is evaluated using simulations based on 45nm CMOS technology. These simulations reveal 27dBm saturated output power, 60% maximum drain efficiency (DE), 45% DE at 6dB BO, and 2 times efficiency enhancement at 6dB BO. Regarding the simulation results, this is a new record in this trend.Original papersOriginal papers are not included in the electronic version of the dissertation.Montaseri, M. H., Aikio, J., Rahkonen, T., & Pärssinen, A. (2018). Optimum number of transistors in stacked CMOS millimeter-wave power amplifiers. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 8351160. https://doi.org/10.1109/ISCAS.2018.8351160Self-archived versionMontaseri, M. H., Rahkonen, T., Aikio, J., & Pärssinen, A. (2018). Performance improvement of multi-stacked CMOS mm-wave power amplifiers based on negative capacitance phase compensation. 2018 International Workshop on Integrated Nonlinear Microwave and Millimetre-wave Circuits (INMMIC), 8429990. https://doi.org/10.1109/INMMIC.2018.8429990Self-archived versionMontaseri, M. H., Aikio, J., Rahkonen, T., & Pärssinen, A. (2018). Design of stacked-MOS transistor mm-wave class C amplifiers for Doherty power amplifiers. 2018 IEEE Nordic Circuits and Systems Conference (NORCAS): NORCHIP and International Symposium of System-on-Chip (SoC), 8573519. https://doi.org/10.1109/NORCHIP.2018.8573519Self-archived versionMontaseri, M. H., Vuohtoniemi, R., Aikio, J., Rahkonen, T., & Pärssinen, A. (2018). Design of multi-stacked CMOS mm-wave power amplifiers for phased array applications using triple-well process. 2018 IEEE Nordic Circuits and Systems Conference (NORCAS): NORCHIP and International Symposium of System-on-Chip (SoC), 8573452. https://doi.org/10.1109/NORCHIP.2018.8573452Self-archived versionMontaseri, M. H., Aikio, J. P., Rahkonen, T., & Pärssinen, A. (2022). Analysis and design of capacitive voltage distribution stacked MOS millimeter-wave power amplifiers. IEEE Transactions on Circuits and Systems I: Regular Papers, 69(9), 3540–3553. https://doi.org/10.1109/TCSI.2022.3185301Self-archived versionTiivistelmäTämä tutkimus koskee pinottujen CMOS tehovahvistintopologian suunnittelua. Pinottuja MOS-tehovahvistimia (PA) käytetään yleisesti CMOS SOI teknologiassa, mutta niitä voidaan toteuttaa myös perinteisellä CMOS teknologialla. Tässä väitöskirjassa pinottuja tehovahvistin rakenteita analysoidaan millimetriaaltoalueella. Tutkimuksessa keskitytään tärkeimpiin rajoittaviin tekijöihin, joista erityisesti pinottavien transistorien optimaaliseen määrään. Tästä saadaan keskeiset suorituskykyparametrit, kuten suurin mahdollinen toimintataajuus, lähtöteho ja hyötysuhde. Lisäksi esitetään kompromisseja, jotka liittyvät pinottujen MOS tehovahvistimien suunnitteluun. Uutena asiana esitetään kunkin pinotun transistoriasteen optimaalisen kuorman taajuusriippuvuuden analysointimenetelmä, jonka avulla pystytään esittämään ko. tehovahvistintopologian kokonaissuorituskyky. Lisäksi esitetään mekanismi, jossa optimaalisen kuorman vaihtelu muuntuu amplitudi-amplitudi/vaihe (AM-AM/PM) konversioksi. Analyysi verifioidaan piirisimulointien avulla käyttäen 8M1P 28nm CMOS-teknologiaa ja sähkömagneettisilla EM-simulaatioilla ADS Momentumin avulla. Tässä väitöskirjassa käsitellään lisäksi Doherty tehovahvistimen C-luokan aux vahvistimen suunnitteluvaatimuksia. Huomioiden johtavuuskulma ja back-off (BO) tason esitetään yleinen suunnittelukaavio, jota voidaan käyttää aux-vahvistimen mitoittamiseen. Kyseistä menetelmää käyttäen suunnitellaan C-luokan tehovahvistin ja sitä käytetään DPA-piirissä 28 GHz:n taajuudella, joka verifioidaan käyttämällä 45 nm CMOS-tekniikkaan perustuvia simulaatioita. Simulaatiotulosten perusteella saadaan 27 dBm:n lähtöteho ja 60 % maksimaalisen hyötysuhteen (DE). 6 dB BO:lla saadaan 45 % hyötysuhde, mikä on 2-kertaisen parannus verrattuna AB-luokan tehovahvistimeen ja simulointien perusteella tämä on uusi ennätys.OsajulkaisutOsajulkaisut eivät sisälly väitöskirjan elektroniseen versioon.Montaseri, M. H., Aikio, J., Rahkonen, T., & Pärssinen, A. (2018). Optimum number of transistors in stacked CMOS millimeter-wave power amplifiers. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 8351160. https://doi.org/10.1109/ISCAS.2018.8351160Rinnakkaistallennettu versioMontaseri, M. H., Rahkonen, T., Aikio, J., & Pärssinen, A. (2018). Performance improvement of multi-stacked CMOS mm-wave power amplifiers based on negative capacitance phase compensation. 2018 International Workshop on Integrated Nonlinear Microwave and Millimetre-wave Circuits (INMMIC), 8429990. https://doi.org/10.1109/INMMIC.2018.8429990Rinnakkaistallennettu versioMontaseri, M. H., Aikio, J., Rahkonen, T., & Pärssinen, A. (2018). Design of stacked-MOS transistor mm-wave class C amplifiers for Doherty power amplifiers. 2018 IEEE Nordic Circuits and Systems Conference (NORCAS): NORCHIP and International Symposium of System-on-Chip (SoC), 8573519. https://doi.org/10.1109/NORCHIP.2018.8573519Rinnakkaistallennettu versioMontaseri, M. H., Vuohtoniemi, R., Aikio, J., Rahkonen, T., & Pärssinen, A. (2018). Design of multi-stacked CMOS mm-wave power amplifiers for phased array applications using triple-well process. 2018 IEEE Nordic Circuits and Systems Conference (NORCAS): NORCHIP and International Symposium of System-on-Chip (SoC), 8573452. https://doi.org/10.1109/NORCHIP.2018.8573452Rinnakkaistallennettu versioMontaseri, M. H., Aikio, J. P., Rahkonen, T., & Pärssinen, A. (2022). Analysis and design of capacitive voltage distribution stacked MOS millimeter-wave power amplifiers. IEEE Transactions on Circuits and Systems I: Regular Papers, 69(9), 3540–3553. https://doi.org/10.1109/TCSI.2022.3185301Rinnakkaistallennettu versioAcademic dissertation to be presented with the assent of the Doctoral Programme Committee of Information Technology and Electrical Engineering of the University of Oulu for public defence in the OP auditorium (L10), Linnanmaa, on 13 December 2023, at 12 noonAbstract
This research concerns the design of special power amplifier topologies known as Stacked CMOS power Amplifiers. Stacked MOS power amplifiers (PA) are commonly used in SOI process nodes but also have the potential to be realized in bulk CMOS nodes. In this paper, they are analyzed in millimeter wave regimes. The present study focuses on the key limiting factors and, in particular, the optimum number of transistors from which the key performance parameters such as maximum possible operating frequency, output power, and efficiency are achieved. Based on the analysis, design trade-offs of stacked MOS PAs are presented. The frequency dependency of the optimum load presented to each stack is analyzed to express the overall performance of the mentioned PA topologies as a new optimization method. Additionally, the process of how the optimal load variations translate into amplitude-to-amplitude/phase (AM-AM/PM) conversion distortions is shown. The validity of the analysis is examined against simulations, which are performed with 8M1P 28nm CMOS technology and electromagnetic simulations in ADS Momentum. This paper discusses the design requirements of class C auxiliary (aux) amplifiers deployed in Doherty power amplifiers (DPA). Taking the conduction angle and back-off (BO) level into account, a global design chart is presented which can be utilized to properly dimension the aux amplifier. Using the proposed method, a class C power amplifier is designed and exploited in a DPA circuit at 28GHz which is evaluated using simulations based on 45nm CMOS technology. These simulations reveal 27dBm saturated output power, 60% maximum drain efficiency (DE), 45% DE at 6dB BO, and 2 times efficiency enhancement at 6dB BO. Regarding the simulation results, this is a new record in this trend.Tiivistelmä
Tämä tutkimus koskee pinottujen CMOS tehovahvistintopologian suunnittelua. Pinottuja MOS-tehovahvistimia (PA) käytetään yleisesti CMOS SOI teknologiassa, mutta niitä voidaan toteuttaa myös perinteisellä CMOS teknologialla. Tässä väitöskirjassa pinottuja tehovahvistin rakenteita analysoidaan millimetriaaltoalueella. Tutkimuksessa keskitytään tärkeimpiin rajoittaviin tekijöihin, joista erityisesti pinottavien transistorien optimaaliseen määrään. Tästä saadaan keskeiset suorituskykyparametrit, kuten suurin mahdollinen toimintataajuus, lähtöteho ja hyötysuhde. Lisäksi esitetään kompromisseja, jotka liittyvät pinottujen MOS tehovahvistimien suunnitteluun. Uutena asiana esitetään kunkin pinotun transistoriasteen optimaalisen kuorman taajuusriippuvuuden analysointimenetelmä, jonka avulla pystytään esittämään ko. tehovahvistintopologian kokonaissuorituskyky. Lisäksi esitetään mekanismi, jossa optimaalisen kuorman vaihtelu muuntuu amplitudi-amplitudi/vaihe (AM-AM/PM) konversioksi. Analyysi verifioidaan piirisimulointien avulla käyttäen 8M1P 28nm CMOS-teknologiaa ja sähkömagneettisilla EM-simulaatioilla ADS Momentumin avulla. Tässä väitöskirjassa käsitellään lisäksi Doherty tehovahvistimen C-luokan aux vahvistimen suunnitteluvaatimuksia. Huomioiden johtavuuskulma ja back-off (BO) tason esitetään yleinen suunnittelukaavio, jota voidaan käyttää aux-vahvistimen mitoittamiseen. Kyseistä menetelmää käyttäen suunnitellaan C-luokan tehovahvistin ja sitä käytetään DPA-piirissä 28 GHz:n taajuudella, joka verifioidaan käyttämällä 45 nm CMOS-tekniikkaan perustuvia simulaatioita. Simulaatiotulosten perusteella saadaan 27 dBm:n lähtöteho ja 60 % maksimaalisen hyötysuhteen (DE). 6 dB BO:lla saadaan 45 % hyötysuhde, mikä on 2-kertaisen parannus verrattuna AB-luokan tehovahvistimeen ja simulointien perusteella tämä on uusi ennätys
CMOS integrated wideband, flexible and scalable beamforming architecture
No full textAbstract
This thesis presents the concepts and implementation of subarrays that offer flexible, scalable, and reconfigurable solutions for building large-scale arrays. Large-scale multi-beam phased array systems often experience inter-beam interference caused by independent subarrays. This interference must be cancelled either in analog and/or digital domains. Implementing interference rejection in the analog domain can relax the ADC dynamic range and reduce the number of required ADC bits. However, in broadband systems like 5G, rejecting interference over a wide bandwidth is challenging due to radio channel properties and receiver chain non-idealities. This work introduces a wideband architecture for mmWave to cover multiple frequency bands for future communication scenarios. The receiver architecture involves a two-stage beamforming approach for the multi-beam system. In the first stage, the subarray mmWave front-end covers the 5G NR bands (25–62 GHz) and improves the SNR by combining signals from antenna elements, providing spatial filtering. In the second stage, the system aims to implement a flexible inter-beam interference cancellation (IBIC) or combining signals from independent subarrays by utilizing an IF receiver (IF-RX) chip. The IF-RX chip offers interference rejection or a wideband signal combining between the subarrays. The interference rejection performance was measured over-the-air (OTA) using 5G NR signals. The results showed a rejection of 34–37 dB for 50–100 MHz signals while meeting the EVM requirements of the 5G NR standards with good margins. Finally, the interference rejections over a 4 x 100 MHz carrier-aggregated 5G NR waveform was demonstrated.
This work also proposes building large-scale phased array panels using grid-based PCB routing using chip-to-chip (C2C) interfaces. The implemented subarray RFIC features four 27 GHz C2C interfaces, two 9 GHz C2C interfaces, and a complex BB with > 400 MHz single-sided bandwidth. C2C interfaces use a frequency conversion module for signal combining/distribution. The subarray RFIC's module enables different modes of operation through an IF routing matrix, providing high reconfigurability. The frequency conversion can support horizontal and vertical combinations of signals in a large-scale panel. It can be used for IBIC in the BB domain, demonstrating the practical applications of the proposed system design. Original papers Akbar, R., Klumperink, E. A. M., Tervo, N., Javed, M. Y., Stadius, K., Rahkonen, T., & Pärssinen, A. (2019). A wideband IF receiver module for flexibly scalable mmWave beamforming combining and interference cancellation. ESSCIRC 2019 - IEEE 45th European Solid State Circuits Conference (ESSCIRC), 213–216. https://doi.org/10.1109/ESSCIRC.2019.8902869 https://doi.org/10.1109/ESSCIRC.2019.8902869 Self-archived version Akbar, R., Shaheen, R. A., Rahkonen, T., Tze, C., Stadius, K., & Pärssinen, A. (2021). A 38.5-to-60.5 GHz LNA with wideband combiner supporting cartesian beamforming architecture. ESSCIRC 2021 - IEEE 47th European Solid State Circuits Conference (ESSCIRC), 199–202. https://doi.org/10.1109/ESSCIRC53450.2021.9567865 https://doi.org/10.1109/ESSCIRC53450.2021.9567865 Self-archived version Akbar, R., Klumperink, E. A. M., Tervo, N., Stadius, K., Rahkonen, T., & Pärssinen, A. (2023). A wideband IF receiver chip for flexibly scalable mmWave subarray combining and interference rejection. IEEE Transactions on Microwave Theory and Techniques, 71(12), 5482–5497. https://doi.org/10.1109/TMTT.2023.3279919 https://doi.org/10.1109/TMTT.2023.3279919 Self-archived version Sethi, A., Akbar, R., Hietanen, M., Aikio, J. P., Kursu, O., Jokinen, M., Leinonen, M. E., Rahkonen, T., & Pärssinen, A. (2023). Chip-to-chip interfaces for large-scale highly configurable mmWave phased arrays. IEEE Journal of Solid-State Circuits, 58(7), 1987–2004. https://doi.org/10.1109/JSSC.2023.3273502 https://doi.org/10.1109/JSSC.2023.3273502 Self-archived version Tiivistelmä
Tässä väitöskirjassa esitetään konsepteja ja erimerkkiratkaisuja joustavien ja uudelleenkonfiguroitavien keilanmuodostusjärjestelmien toteutukseen käyttämällä useita aliryhmiä ja lähetinvastaanottimia. Ensimmäinen arkkitehtuuri käyttää kaksiasteista keilanmuodostus-prosessia ja pystyy tuottamaan näin useita yhtäaikaisia keiloja, joiden välinen interferenssi voidaan minimoida toisessa asteessa joko välitaajuudella (IF) tai kantataajuudella, tai summata useita keiloja signaalikohinasuhteen parantamiseksi. Esitetty ratkaisu käyttää mmWave-alueella toimivia aliryhmiä, sekä integroituja IF-vastaanottimia, joiden avulla keiloja voidaan painottaa. Erityisesti työssä esitetään ratkaisu, jossa IBI:ä voidaan pienentää alikanava kerrallaan laajan yhteiskaistanleveyden saavuttamiseksi. Konseptia demonstroidaan laboratoriomittauksin ilmarajapinnan (OTA) yli käyttämällä 5G NR-aaltomuotoja. OTA-mittauksissa saavutetaan 34–37 dB yhteisisolaatio keilojen välille 50–100 MHz kaistanleveydellä, samalla säilyttäen hyvän virhevektorin arvon. Myös monen erillisen kantoaallon aggregoivassa skenaariossa saadaan erinomaiset tulokset. Työssä esitetään myös kalibrointimenetelmä keilojen välisen interferenssin nollaavien painokertoimien löytämiseen ilman signaalin demodulointia. Toteutettu IF-vastaanotinpiiri mahdollistaa myös suodatuksen ennen analogiadigitaali muunninta, hyvän lineaarisuuden sekä pienen kohinaluvun.
Työn toinen osio tarkastelee modulaarista aliryhmien yhdistämisarkkitehtuuria, jossa eri RFIC-piirien signaalit summataan käyttäen ruudukkopohjaista yhdistämisarkkitehtuuria. Ratkaisu perustuu piirien väliseen (C2C) rajapintaan, jossa signaalia voidaan reitittää eri RFIC-piirien läpi piirilevyllä (PCB) joustavasti ja näin toteuttaa suuria antennipaneeleita. Aliryhmiin toteutettu RFIC sisältää neljä C2C-rajapintaa, jotka toimivat 27 GHz taajuusalueella, kaksi 9 GHz välitaajuudella toimivaa C2C-rajapintaa, sekä kantataajuisen 400 MHz leveän IQ-osan. Arkkitehtuuri sisältää taajuuskonversiomoduulit pystyruoriin reitityksiin sekä signaalien summaukseen ja mahdollistaa erilaiset toimintamoodit signaalien yhdistämiseen, keilanmuodostukseen, sekä monen keilan yhtäaikaiseen tuottamiseen käyttämällä niin sanottua IF-reititysmatriisia. Työssä demonstroidaan osaa näistä moodeista yhdistämällä kaksi RFIC-aliryhmää PCB-toteutuksella. Mittaukset tehdään kapeakaistaisella siniaallolla sekä laajakaistaisella 5G NR-aaltomuodolla. Tulosten perustella voidaan todeta, että käytetty taajuuskonversiomoduuli tukee signaalien yhdistelyä ruudukkomaisessa reititysrakenteessa. Osajulkaisut Akbar, R., Klumperink, E. A. M., Tervo, N., Javed, M. Y., Stadius, K., Rahkonen, T., & Pärssinen, A. (2019). A wideband IF receiver module for flexibly scalable mmWave beamforming combining and interference cancellation. ESSCIRC 2019 - IEEE 45th European Solid State Circuits Conference (ESSCIRC), 213–216. https://doi.org/10.1109/ESSCIRC.2019.8902869 https://doi.org/10.1109/ESSCIRC.2019.8902869 Rinnakkaistallennettu versio Akbar, R., Shaheen, R. A., Rahkonen, T., Tze, C., Stadius, K., & Pärssinen, A. (2021). A 38.5-to-60.5 GHz LNA with wideband combiner supporting cartesian beamforming architecture. ESSCIRC 2021 - IEEE 47th European Solid State Circuits Conference (ESSCIRC), 199–202. https://doi.org/10.1109/ESSCIRC53450.2021.9567865 https://doi.org/10.1109/ESSCIRC53450.2021.9567865 Rinnakkaistallennettu versio Akbar, R., Klumperink, E. A. M., Tervo, N., Stadius, K., Rahkonen, T., & Pärssinen, A. (2023). A wideband IF receiver chip for flexibly scalable mmWave subarray combining and interference rejection. IEEE Transactions on Microwave Theory and Techniques, 71(12), 5482–5497. https://doi.org/10.1109/TMTT.2023.3279919 https://doi.org/10.1109/TMTT.2023.3279919 Rinnakkaistallennettu versio Sethi, A., Akbar, R., Hietanen, M., Aikio, J. P., Kursu, O., Jokinen, M., Leinonen, M. E., Rahkonen, T., & Pärssinen, A. (2023). Chip-to-chip interfaces for large-scale highly configurable mmWave phased arrays. IEEE Journal of Solid-State Circuits, 58(7), 1987–2004. https://doi.org/10.1109/JSSC.2023.3273502 https://doi.org/10.1109/JSSC.2023.3273502 Rinnakkaistallennettu versio Academic dissertation to be presented with the assent of the Doctoral Programme Committee of Information Technology and Electrical Engineering of the University of Oulu for public defence in Auditorium F101 of the Faculty of Biochemistry and Molecular Medicine (Aapistie 7), on 26 September 2024, at 12 noonAbstract
This thesis presents the concepts and implementation of subarrays that offer flexible, scalable, and reconfigurable solutions for building large-scale arrays. Large-scale multi-beam phased array systems often experience inter-beam interference caused by independent subarrays. This interference must be cancelled either in analog and/or digital domains. Implementing interference rejection in the analog domain can relax the ADC dynamic range and reduce the number of required ADC bits. However, in broadband systems like 5G, rejecting interference over a wide bandwidth is challenging due to radio channel properties and receiver chain non-idealities. This work introduces a wideband architecture for mmWave to cover multiple frequency bands for future communication scenarios. The receiver architecture involves a two-stage beamforming approach for the multi-beam system. In the first stage, the subarray mmWave front-end covers the 5G NR bands (25–62 GHz) and improves the SNR by combining signals from antenna elements, providing spatial filtering. In the second stage, the system aims to implement a flexible inter-beam interference cancellation (IBIC) or combining signals from independent subarrays by utilizing an IF receiver (IF-RX) chip. The IF-RX chip offers interference rejection or a wideband signal combining between the subarrays. The interference rejection performance was measured over-the-air (OTA) using 5G NR signals. The results showed a rejection of 34–37 dB for 50–100 MHz signals while meeting the EVM requirements of the 5G NR standards with good margins. Finally, the interference rejections over a 4 x 100 MHz carrier-aggregated 5G NR waveform was demonstrated.
This work also proposes building large-scale phased array panels using grid-based PCB routing using chip-to-chip (C2C) interfaces. The implemented subarray RFIC features four 27 GHz C2C interfaces, two 9 GHz C2C interfaces, and a complex BB with > 400 MHz single-sided bandwidth. C2C interfaces use a frequency conversion module for signal combining/distribution. The subarray RFIC's module enables different modes of operation through an IF routing matrix, providing high reconfigurability. The frequency conversion can support horizontal and vertical combinations of signals in a large-scale panel. It can be used for IBIC in the BB domain, demonstrating the practical applications of the proposed system design.Tiivistelmä
Tässä väitöskirjassa esitetään konsepteja ja erimerkkiratkaisuja joustavien ja uudelleenkonfiguroitavien keilanmuodostusjärjestelmien toteutukseen käyttämällä useita aliryhmiä ja lähetinvastaanottimia. Ensimmäinen arkkitehtuuri käyttää kaksiasteista keilanmuodostus-prosessia ja pystyy tuottamaan näin useita yhtäaikaisia keiloja, joiden välinen interferenssi voidaan minimoida toisessa asteessa joko välitaajuudella (IF) tai kantataajuudella, tai summata useita keiloja signaalikohinasuhteen parantamiseksi. Esitetty ratkaisu käyttää mmWave-alueella toimivia aliryhmiä, sekä integroituja IF-vastaanottimia, joiden avulla keiloja voidaan painottaa. Erityisesti työssä esitetään ratkaisu, jossa IBI:ä voidaan pienentää alikanava kerrallaan laajan yhteiskaistanleveyden saavuttamiseksi. Konseptia demonstroidaan laboratoriomittauksin ilmarajapinnan (OTA) yli käyttämällä 5G NR-aaltomuotoja. OTA-mittauksissa saavutetaan 34–37 dB yhteisisolaatio keilojen välille 50–100 MHz kaistanleveydellä, samalla säilyttäen hyvän virhevektorin arvon. Myös monen erillisen kantoaallon aggregoivassa skenaariossa saadaan erinomaiset tulokset. Työssä esitetään myös kalibrointimenetelmä keilojen välisen interferenssin nollaavien painokertoimien löytämiseen ilman signaalin demodulointia. Toteutettu IF-vastaanotinpiiri mahdollistaa myös suodatuksen ennen analogiadigitaali muunninta, hyvän lineaarisuuden sekä pienen kohinaluvun.
Työn toinen osio tarkastelee modulaarista aliryhmien yhdistämisarkkitehtuuria, jossa eri RFIC-piirien signaalit summataan käyttäen ruudukkopohjaista yhdistämisarkkitehtuuria. Ratkaisu perustuu piirien väliseen (C2C) rajapintaan, jossa signaalia voidaan reitittää eri RFIC-piirien läpi piirilevyllä (PCB) joustavasti ja näin toteuttaa suuria antennipaneeleita. Aliryhmiin toteutettu RFIC sisältää neljä C2C-rajapintaa, jotka toimivat 27 GHz taajuusalueella, kaksi 9 GHz välitaajuudella toimivaa C2C-rajapintaa, sekä kantataajuisen 400 MHz leveän IQ-osan. Arkkitehtuuri sisältää taajuuskonversiomoduulit pystyruoriin reitityksiin sekä signaalien summaukseen ja mahdollistaa erilaiset toimintamoodit signaalien yhdistämiseen, keilanmuodostukseen, sekä monen keilan yhtäaikaiseen tuottamiseen käyttämällä niin sanottua IF-reititysmatriisia. Työssä demonstroidaan osaa näistä moodeista yhdistämällä kaksi RFIC-aliryhmää PCB-toteutuksella. Mittaukset tehdään kapeakaistaisella siniaallolla sekä laajakaistaisella 5G NR-aaltomuodolla. Tulosten perustella voidaan todeta, että käytetty taajuuskonversiomoduuli tukee signaalien yhdistelyä ruudukkomaisessa reititysrakenteessa
Radio receiver front-end ICs at the sub-THz/THz frequency range in silicon technology
No full textAbstract
A highly integrated and high-speed Si-based radio front-end at 300 GHz is severely limited by the cut-off frequencies (ft / fmax) of semiconductor technologies. This thesis proposes various solutions by implementing 300 GHz radio receiver front-end circuits on 130 nm SiGe BiCMOS technology with ft / fmax of 300 GHz/450 GHz.
To overcome high power consumption and near- fmax operation related impairments, this thesis adopts mixer-first sliding-IF architecture for a receiver front-end operating beyond 2/3( fmax) of the semiconductor technology. In this case, downconversion of the carrier signal at 300 GHz is performed firstly by the LO signal at two-thirds of the carrier signal, which is further downconverted by the I/Q LO signal at one-third of the carrier signal. Consequently, this architecture reduces power consumption, I/Q imbalances, and added phase noise and mixing-spurs caused by the long multiplier chain in the LO signal generation. Additionally, sliding-IF architecture facilitates signal amplification at the IF stage, which also reduces the noise contribution of the subsequent I/Q mixing stage. The measured response of the receiver front-end provides maximum conversion gain of 15.2 dB at 310 GHz, and the measured input-referred compression point and single side-band noise figure are -17 dBm and 29.5 dB, respectively. Together the RF and LO chain consume less than 400 mW of DC power. The modulated signal measurements are performed using 16-QAM with 4 GHz BW, 64-QAM with 2 GHz BW and 256-QAM with 0.5 GHz BW, with an EVM of 8.2%, 5.5% and 2.7%, respectively.
Aiming to improve the SNR of the receiver, this thesis also studies and implements the low noise amplifiers operating beyond- fmax /2. It is shown that gain boosting techniques do not always provide performance improvements over a more conventional circuit topology when operating close to fmax. Subsequently, the theory is validated by the successful implementation of LNAs operating beyond-fmax /2 of the technology. Including losses due to GSG pads and baluns, a multistage pseudo-differential cascode LNA measures a 12.9 dB gain with a 3-dB bandwidth of 23 GHz, and 16 dB of noise figure at 290 GHz. This work demonstrates the possibility to implement an LNA-first receiver front-end operating at frequencies as high as 2/3( fmax) of the semiconductor technology with a lower NF than that can be achieved using the mixer-first approach. Original papers Hietanen, M., Singh, S. P., Rahkonen, T., & Pärssinen, A. (2021). Noise consideration of radio receivers using silicon technologies towards 6G communication. 2021 Joint European Conference on Networks and Communications & 6G Summit (EuCNC/6G Summit), 514–519. https://doi.org/10.1109/EuCNC/6GSummit51104.2021.9482508 https://doi.org/10.1109/EuCNC/6GSummit51104.2021.9482508 Singh, S. P., Rahkonen, T., Leinonen, M. E., & Pärssinen, A. (2021). A 290 GHz low noise amplifier operating above f max/2 in 130 nm SiGe technology for sub-THz/THz receivers. 2021 IEEE Radio Frequency Integrated Circuits Symposium (RFIC), 223–226. https://doi.org/10.1109/RFIC51843.2021.9490435 https://doi.org/10.1109/RFIC51843.2021.9490435 Self-archived version Singh, S. P., Rahkonen, T., Leinonen, M. E., & Pärssinen, A. (2023). Design aspects of single-ended and differential sige low-noise amplifiers operating above f max /2in sub-THz/THz frequencies. IEEE Journal of Solid-State Circuits, 58(9), 2478–2488. https://doi.org/10.1109/JSSC.2023.3264475 https://doi.org/10.1109/JSSC.2023.3264475 Self-archived version Rasilainen, K., Chen, J., Nokandi, M. J., Singh, S. P., Leinonen, M. E., Berg, M., Rahkonen, T., & Pärssinen, A. (2024). Over-the-air characterization of a steerable sub-THz Si lens and on-chip antenna system. IEEE Transactions on Microwave Theory and Techniques, 72(5), 2883–2898. https://doi.org/10.1109/TMTT.2023.3329724 https://doi.org/10.1109/TMTT.2023.3329724 Self-archived version Singh, S. P., Nokandi, M. J., Rahkonen, T., & Pärssinen, A. (2020). On the use of sub-harmonic mixer in sliding-IF architecture for mm-Wave/THz transceivers. 2020 2nd 6G Wireless Summit (6G SUMMIT), 1–4. https://doi.org/10.1109/6GSUMMIT49458.2020.9083758 https://doi.org/10.1109/6GSUMMIT49458.2020.9083758 Self-archived version Singh, S. P., Nokandi, M. J., Montaseri, M. H., Rahkonen, T., Leinonen, M. E., & Pärssinen, A. (2023). A 300-320 GHz sliding-IF I/Q receiver front-end in 130 nm SiGe technology. 2023 IEEE Radio Frequency Integrated Circuits Symposium (RFIC), 37–40. https://doi.org/10.1109/RFIC54547.2023.10186199 https://doi.org/10.1109/RFIC54547.2023.10186199 Self-archived version Tiivistelmä
Integroidun piipohjaisen radioetupään suorituskyky 300 GHz:llä heikkenee voimakkaasti lähestyttäessä transistorin rajataajuutta. Tässä väitöskirjassa esitetään erilaisia rakenteita toteuttaa 300 GHz:n radiovastaanottimen etupään piiriratkaisut käyttäen 130nm:n pii-germaanium BiCMOS teknologiaa, jonka raja- ja maksimitaajuudet ovat 300 GHz ja 450 GHz:ä. Tämä väitöskirja soveltaa suoraa sekoitinpohjaista liukuvan välitaajuuden arkkitehtuuria vastaanottimen etupäässä, joka toimii yli 2/3 transistorin maksimitaajuudesta hallitsemaan tehonkulutuksen ja korkeaan taajuuteen liittyvät epäideaalisuudet. Tässä tapauksessa radiotaajuuden alassekoitus 300 GHz:ltä tehdään ensin paikallisoskillaattorisignaalilla, joka on kaksi kolmasosaa radiotaajuudesta. Tämän jälkeen signaali alassekoitetaan kvadratuurihaaroihin paikallisoskillaattorilla, jonka taajuus on kolmannes alkuperäisestä radiotaajuudesta. Tämä arkkitehtuuriratkaisu pienentää tehonkulutusta, kvadratuurivirheitä sekä ylimääräistä vaihekohinaa ja sekoituksen harmonisia komponentteja, joita kertojapiirit aiheuttavat paikallisoskillaatorisignaalille. Tämän lisäksi liukuvan välitaajuuden arkkitehtuuri helpottaa signaalin vahvistamista ja pienentää kvadratuurisekoituksesta aiheutunutta kohinaa. Vastaanottimen etupään mitattu vaste tuottaa 15,2 dB:n vahvistuksen 310 GHz:llä. Mitattu tuloon referoitu kompressiopiste on -17 dBm:ä ja yksisivukaistainen kohinaluku 29,5 dB:ä. Radiotaajuisen ja lokaalioskillaattorin signaalipolut kuluttavat yhteensä alle 400 mW:a tehoa. Moduloidut signaalimittaukset on tehty 16-QAM signaalilla, jonka kaistanleveys on 4 GHz:ä, 64-QAM signaalilla kaistanleveydeltään 2 GHz:ä ja 256-QAM signaalilla kaistanleveydeltään 0.5 GHz:ä. Näiden mittausten virhevektorit ovat 8,2 %, 5,5 % ja 2,7 %.
Tavoiteltaessa signaalikohinasuhteen parantamista väitöskirja tutkii ja toteuttaa myös vähäkohinaisen vahvistimen taajuudella, joka on yli puolet transistorin maksimitaajuudesta. Työ osoittaa, että vahvistuksen parannustekniikat eivät aina tuota parempaa suorituskykyä kuin tavanomaisemmat piiriratkaisut, kun toimintataajuus on lähellä transistorin maksimitaajuutta. Teoria on todennettu toteuttamalla vähäkohinainen vahvistin, joka toimii taajuudella, joka on yli puolet transistorin maksimitaajuudesta. Ottaen huomioon liitoskontaktien ja differentiaalimuuntimen häviöt moniasteinen, pseudo-differentiaalinen vahvistin saavuttaa 12,9 dB:n vahvistuksen 23 GHz:n kaistalla ja 16 dB:n kohinaluvun 290 GHz:llä. Osajulkaisut Hietanen, M., Singh, S. P., Rahkonen, T., & Pärssinen, A. (2021). Noise consideration of radio receivers using silicon technologies towards 6G communication. 2021 Joint European Conference on Networks and Communications & 6G Summit (EuCNC/6G Summit), 514–519. https://doi.org/10.1109/EuCNC/6GSummit51104.2021.9482508 https://doi.org/10.1109/EuCNC/6GSummit51104.2021.9482508 Singh, S. P., Rahkonen, T., Leinonen, M. E., & Pärssinen, A. (2021). A 290 GHz low noise amplifier operating above f max/2 in 130 nm SiGe technology for sub-THz/THz receivers. 2021 IEEE Radio Frequency Integrated Circuits Symposium (RFIC), 223–226. https://doi.org/10.1109/RFIC51843.2021.9490435 https://doi.org/10.1109/RFIC51843.2021.9490435 Rinnakkaistallennettu versio Singh, S. P., Rahkonen, T., Leinonen, M. E., & Pärssinen, A. (2023). Design aspects of single-ended and differential sige low-noise amplifiers operating above f max /2in sub-THz/THz frequencies. IEEE Journal of Solid-State Circuits, 58(9), 2478–2488. https://doi.org/10.1109/JSSC.2023.3264475 https://doi.org/10.1109/JSSC.2023.3264475 Rinnakkaistallennettu versio Rasilainen, K., Chen, J., Nokandi, M. J., Singh, S. P., Leinonen, M. E., Berg, M., Rahkonen, T., & Pärssinen, A. (2024). Over-the-air characterization of a steerable sub-THz Si lens and on-chip antenna system. IEEE Transactions on Microwave Theory and Techniques, 72(5), 2883–2898. https://doi.org/10.1109/TMTT.2023.3329724 https://doi.org/10.1109/TMTT.2023.3329724 Rinnakkaistallennettu versio Singh, S. P., Nokandi, M. J., Rahkonen, T., & Pärssinen, A. (2020). On the use of sub-harmonic mixer in sliding-IF architecture for mm-Wave/THz transceivers. 2020 2nd 6G Wireless Summit (6G SUMMIT), 1–4. https://doi.org/10.1109/6GSUMMIT49458.2020.9083758 https://doi.org/10.1109/6GSUMMIT49458.2020.9083758 Rinnakkaistallennettu versio Singh, S. P., Nokandi, M. J., Montaseri, M. H., Rahkonen, T., Leinonen, M. E., & Pärssinen, A. (2023). A 300-320 GHz sliding-IF I/Q receiver front-end in 130 nm SiGe technology. 2023 IEEE Radio Frequency Integrated Circuits Symposium (RFIC), 37–40. https://doi.org/10.1109/RFIC54547.2023.10186199 https://doi.org/10.1109/RFIC54547.2023.10186199 Rinnakkaistallennettu versio Academic dissertation to be presented with the assent of the Doctoral Programme Committee of Information Technology and Electrical Engineering of the University of Oulu for public defence in the Oulun Puhelin auditorium (L5), Linnanmaa, on 25 June 2024, at 12 noonAbstract
A highly integrated and high-speed Si-based radio front-end at 300 GHz is severely limited by the cut-off frequencies (ft / fmax) of semiconductor technologies. This thesis proposes various solutions by implementing 300 GHz radio receiver front-end circuits on 130 nm SiGe BiCMOS technology with ft / fmax of 300 GHz/450 GHz.
To overcome high power consumption and near- fmax operation related impairments, this thesis adopts mixer-first sliding-IF architecture for a receiver front-end operating beyond 2/3( fmax) of the semiconductor technology. In this case, downconversion of the carrier signal at 300 GHz is performed firstly by the LO signal at two-thirds of the carrier signal, which is further downconverted by the I/Q LO signal at one-third of the carrier signal. Consequently, this architecture reduces power consumption, I/Q imbalances, and added phase noise and mixing-spurs caused by the long multiplier chain in the LO signal generation. Additionally, sliding-IF architecture facilitates signal amplification at the IF stage, which also reduces the noise contribution of the subsequent I/Q mixing stage. The measured response of the receiver front-end provides maximum conversion gain of 15.2 dB at 310 GHz, and the measured input-referred compression point and single side-band noise figure are -17 dBm and 29.5 dB, respectively. Together the RF and LO chain consume less than 400 mW of DC power. The modulated signal measurements are performed using 16-QAM with 4 GHz BW, 64-QAM with 2 GHz BW and 256-QAM with 0.5 GHz BW, with an EVM of 8.2%, 5.5% and 2.7%, respectively.
Aiming to improve the SNR of the receiver, this thesis also studies and implements the low noise amplifiers operating beyond- fmax /2. It is shown that gain boosting techniques do not always provide performance improvements over a more conventional circuit topology when operating close to fmax. Subsequently, the theory is validated by the successful implementation of LNAs operating beyond-fmax /2 of the technology. Including losses due to GSG pads and baluns, a multistage pseudo-differential cascode LNA measures a 12.9 dB gain with a 3-dB bandwidth of 23 GHz, and 16 dB of noise figure at 290 GHz. This work demonstrates the possibility to implement an LNA-first receiver front-end operating at frequencies as high as 2/3( fmax) of the semiconductor technology with a lower NF than that can be achieved using the mixer-first approach.Tiivistelmä
Integroidun piipohjaisen radioetupään suorituskyky 300 GHz:llä heikkenee voimakkaasti lähestyttäessä transistorin rajataajuutta. Tässä väitöskirjassa esitetään erilaisia rakenteita toteuttaa 300 GHz:n radiovastaanottimen etupään piiriratkaisut käyttäen 130nm:n pii-germaanium BiCMOS teknologiaa, jonka raja- ja maksimitaajuudet ovat 300 GHz ja 450 GHz:ä. Tämä väitöskirja soveltaa suoraa sekoitinpohjaista liukuvan välitaajuuden arkkitehtuuria vastaanottimen etupäässä, joka toimii yli 2/3 transistorin maksimitaajuudesta hallitsemaan tehonkulutuksen ja korkeaan taajuuteen liittyvät epäideaalisuudet. Tässä tapauksessa radiotaajuuden alassekoitus 300 GHz:ltä tehdään ensin paikallisoskillaattorisignaalilla, joka on kaksi kolmasosaa radiotaajuudesta. Tämän jälkeen signaali alassekoitetaan kvadratuurihaaroihin paikallisoskillaattorilla, jonka taajuus on kolmannes alkuperäisestä radiotaajuudesta. Tämä arkkitehtuuriratkaisu pienentää tehonkulutusta, kvadratuurivirheitä sekä ylimääräistä vaihekohinaa ja sekoituksen harmonisia komponentteja, joita kertojapiirit aiheuttavat paikallisoskillaatorisignaalille. Tämän lisäksi liukuvan välitaajuuden arkkitehtuuri helpottaa signaalin vahvistamista ja pienentää kvadratuurisekoituksesta aiheutunutta kohinaa. Vastaanottimen etupään mitattu vaste tuottaa 15,2 dB:n vahvistuksen 310 GHz:llä. Mitattu tuloon referoitu kompressiopiste on -17 dBm:ä ja yksisivukaistainen kohinaluku 29,5 dB:ä. Radiotaajuisen ja lokaalioskillaattorin signaalipolut kuluttavat yhteensä alle 400 mW:a tehoa. Moduloidut signaalimittaukset on tehty 16-QAM signaalilla, jonka kaistanleveys on 4 GHz:ä, 64-QAM signaalilla kaistanleveydeltään 2 GHz:ä ja 256-QAM signaalilla kaistanleveydeltään 0.5 GHz:ä. Näiden mittausten virhevektorit ovat 8,2 %, 5,5 % ja 2,7 %.
Tavoiteltaessa signaalikohinasuhteen parantamista väitöskirja tutkii ja toteuttaa myös vähäkohinaisen vahvistimen taajuudella, joka on yli puolet transistorin maksimitaajuudesta. Työ osoittaa, että vahvistuksen parannustekniikat eivät aina tuota parempaa suorituskykyä kuin tavanomaisemmat piiriratkaisut, kun toimintataajuus on lähellä transistorin maksimitaajuutta. Teoria on todennettu toteuttamalla vähäkohinainen vahvistin, joka toimii taajuudella, joka on yli puolet transistorin maksimitaajuudesta. Ottaen huomioon liitoskontaktien ja differentiaalimuuntimen häviöt moniasteinen, pseudo-differentiaalinen vahvistin saavuttaa 12,9 dB:n vahvistuksen 23 GHz:n kaistalla ja 16 dB:n kohinaluvun 290 GHz:llä
POV-display with a fan
No full textPersistence of Vision (POV) on ihmissilmään liittyvä konsepti, jonka mukaan ihminen näkee kaikkialla jälkikuvia. Ikään kuin kaikki nähtäisiin pitkällä valotusajalla otettuina kuvina. Tähän ilmiöön liittyen on keksitty tehdä nopeasti pyöriviä LED-POV-näyttöjä, joissa yksi rivi LED-valoja pyörii tasossa niin nopeaa, että niillä voidaan muodostaa selviä kuvia.
Tässä työssä tehtiin samaan ideaan pohjautuen osoitin puhaltimesta. Puhaltimen siipeen on piirretty valkoinen viiva, jota väläytetään LED-valolla. Puhaltimen takometrista saadaan sisääntulosignaali, josta koodataan signaali LED:n väläyttämiseksi. Työssä käytettiin Arduino Uno -mikrokontrolleria. Arduinolle kirjoitettiin koodi, jolla osoitin saatiin näkymään joka kierros halutussa kulmassa. Kulma annettiin näppäimistöllä sarjaportin kautta. POV-näyttö koottiin koekytkentälevylle ja sen kierrosaika oli noin 11 ms, joka vastaa 90 Hz virkistystaajuutta.Persistence of Vision (POV) is a concept regarding a human eye which states that human eye sees afterimages all the time, as if we see everything as long exposure time photographs. This phenomenon has been used to make rapidly rotating platforms which create clear images with just a single row of LEDs.
Based on POV phenomenon a pointer was made of a fan in this thesis. A white stripe is drawn on a propeller of a fan and it is flashed with a LED. The fan has a built-in tachometer which is used as a position encoder. A code was written to Arduino Uno microcontroller for timing the flashing of the LED. The angle where the stripe is seen is given with a keyboard through Arduino’s serial port. The POV-screen was assembled on a breadboard and its time per revolution was 11 ms which means 90 Hz refresh rate
Recommended from our members
"The Smoking Gun": Evidence that Vladimir Ussachevsky used Chinese Timbres as the Basis for his Electronic Music
No full textThis paper was originally presented by Carl Rahkonen at the Society for Electro-Acoustic Music in the United States (SEAMUS) Conference on April 3, 2008 in Salt Lake City, Utah. This paper includes details about Vladimir Ussachevsky, a pioneer in the proliferation of electronic music. It also contains biographical information about Ussachevsky, as well as his archival materials. The author attempts to prove that Ussachevsky used Chinese Timbres as the basis for his electronic music
Speeding up the settling of switched-capacitor amplifier blocks in analog-to-digital converters
No full textAbstract
The goal of this dissertation was to study and model the settling transient response of switched-capacitor (SC) circuit, which is the most important building block of Analog-to-Digital converters (ADCs), and to improve the settling performance of the SC circuit implemented in ADC in CMOS technology.
In the design of the SC circuit, there are common obstacles in obtaining a precise and fast settling with low power consumption. The main contribution of this thesis is to speed up different SC circuits without adding extra power consumption or to achieve the required settling precision with low power consumption.
Two solutions to reduce the power consumption of SC integrators in sigma-delta (SD) ADCs were designed and verified by simulations. These implementations are based on the passive charge redistribution technique by injecting a precalculated open-loop charge in the output of the first integrator. The injected charge was implemented either by a continuous function of the input and feedback voltages or by quantizing to three levels. In both cases, the idea is to minimize the initial transient voltage in the input of the first OTA and hence bypass the slewing of the OTA.
Another approach was proposed for the traditional SC residue circuit of the pipeline ADC, where a load capacitor is connected to the output during the evaluation phase. Here, a pre-charge of the load capacitance can be used. One proposed implementation is called the continuously controlled pre-charged technique. It pre-charges the load capacitor to the proper voltage during the previous phase, connects the pre-charged load capacitor to the output of the OTA during the evaluation phase, and hence pulls the charge sharing so that the initial input step of the OTA is instantaneously minimized. The other implementation called the minimal pre-charged method implemented for the SC residue circuit of the pipeline ADC is to simply pre-charge the load capacitor with the fixed existing voltage, minimized the spread of the initial input voltage. This proposed technique did not require any additional active components.Tiivistelmä
Kytkettyihin kapasitansseihin (SC-tekniikka) perustuvat vahvistimet ovat CMOS-tekniikkaan perustuvien analogia-digitaalimuuntimien (AD-muunnin) tärkeimpiä osia. Tämän väitöstyön tavoitteena oli tutkia ja mallittaa SC-tekniikkaan perustuvien vahvistinpiirien asettumisaikaa, ja etsiä piiriteknisiä keinoja asettumisajan nopeuttamiseksi.
SC-piirien suunnittelun suurimpia ongelmia on saavuttaa tarkka ja nopea asettuminen mahdollisimman pienellä tehonkulutuksella. Tämän työn päätuloksina on joukko keinoja, joilla voidaan nopeuttaa SC-kytkettyjen vahvistimien asettumista ilman että niiden tehonkulutusta lisätään, tai saavuttaa aiempi suorituskyky pienemmällä tehonkulutuksella. Menetelmät perustuvat siihen, että SC-piirin passiivista varausjakautumista ohjataan niin, että vahvistimen tulosolmussa oleva transientti minimoituu, jolloin vahvistin ei ajaudu virtarajoitteiselle toiminta-alueelle, vaan sen asettuminen nopeutuu merkittävästi.
Sigma-delta-tyyppiset AD-muuntimet koostuvat SC-integraattoreista, ja näiden asettumisen nopeuttamiseen kehitettiin ja varmennettiin simuloiden kaksi tapaa. Varauksen jakautumista autettiin syöttämällä erillisellä varauspumpulla transkonduktanssivahvistimen lähtösolmuun tietty, integraattorin tilasta ja tuloista riippuva varaus. Tällöin vahvistimen tulossa näkyvä alkutransientti pienenee, ja vahvistin ei ajaudu virtarajoitteiselle toiminta-alueelleen, jolloin sen asettumisvirhe pienenee merkittävästi. Varausinjektio toteutettiin kahdella eri tavalla: laskemalla tarvittava varaus joko jatkuvana funktiona tulosignaaleista, tai approksimoimalla sitä muutamalla diskreetillä tasolla.
Pipeline-tyyppisissä AD-muuntimissa peruslohko koostuu SC-kytketystä vahvistimesta, jonka kuormakapasitanssi on kytkettynä vahvistimen lähtöön asettumisen aikana. Tämän kapasitanssin esivaraaminen sopivasti tarjoaa hyvin yksinkertaisen keinon ohjata varausjakautumista niin, että vahvistimen tulossa oleva transientti saadaan minimoitua ja toiminta virtarajoitteisessa moodissa vältettyä. Tässäkin tapauksessa kehitettiin ja varmennettiin kaksi vaihtoehtoista toteutusta. Ensimmäisessä kuormakapasitanssin esivarausjännite lasketaan tulosuureiden jatkuvana funktiona erillisellä summausvahvistimella. Toisessa, hyvin minimalistisessa ratkaisussa esivaraukseen käytetään kolmea käytettävissä olevaa kiinteää jännitettä. Tämä menetelmä ei vaadi lainkaan ylimääräisiä aktiivikomponentteja
Measurement techniques and results aiding the design of photovoltaic energy harvesting systems
No full textAbstract
This thesis presents measuring techniques as well as measured and simulated results with the aim of helping the design of photovoltaic energy harvesting systems. Therefore, cost-effective measurement setups were developed for collecting the amount of irradiation, for both stationary and moving photovoltaic (PV) installations. The impact of the time resolution of solar radiation data on estimating the available solar energy was investigated.
For moving PV installations, the dynamics and the rate of changes in the available irradiation were studied in order to analyse the effects on maximum power point tracking (MPPT) algorithms. In addition, possibilities for harvesting PV energy in indoor environments were also investigated.
The main contribution of this thesis is the effective testing of PV cells and complete PV panels: instead of measuring the characteristic I-V (Current-Voltage) response under strictly controlled artificial illumination, photovoltaics are simply biased externally. Then, with the help of synchronized thermography (ST), infrared (IR) images of the PV panel self-heating are recorded. In the obtained IR-images, defected areas are seen as cold spots, since they are not biased by the external power supply. From the calculated temperature variations, the size of the defect area can be calculated and, thus, the loss in output power can be estimated. The method is shown to work both with and without glass encapsulation.Tiivistelmä
Tämä työ esittelee mittaustekniikoita ja mitattuja ja simuloituja tuloksia aurinkoenergian keruujärjestelmien suunnittelun avuksi. Työtä varten kehitettiin kustannustehokas mittausjärjestelmä, jonka avulla arvioitiin aurinkoenergian määrää sekä stationaarisen että liikkuvan valokennon tapauksissa. Näiden lisäksi tutkittiin mittaustaajuuden vaikutusta arvioitaessa saatavilla olevan aurinkoenergian määrää.
Liikkuvan PV (photovoltaic)-asennuksen avulla tutkittiin saatavilla olevan aurinkoenergian vaihtelun suuruutta ja nopeutta tarkoituksena analysoida näiden vaikutuksia käytettäviin MPPT-algoritmeihin. Tämä lisäksi tutkittiin myös valoenergian keruumahdollisuuksia sisätiloissa.
Työn tärkein kontribuutio on valokennojen ja kokonaisten valopaneelien toiminnallisuuden testaamisen tehostaminen. Tyypillisesti PV:n toiminnallisuus varmistetaan tarkasti määritetyssä ympäristössä suoritetun I-V -ominaiskäyrämittauksen avulla. Tämän työn menetelmä on yksinkertaisesti biasoida PV:t ulkoisesti, minkä jälkeen ST (synchronized thermpgraphy) -kuvauksen avulla määritetään PV-paneelien itselämpenemistä kuvaavat infrapunakuvat. Paneelin vioittuneet alueet erottuvat IR-kuvissa kylminä alueina ulkoisen biasoinnin puuttuessa. IR-kuvista havaituista lämpötilavaihteluista on mahdollista määrittää vioittuneen alueen koko ja siten arvioida myös menetettyä lähtötehoa. Kyseisen metodin toimivuus osoitettiin niin lasikoteloiduilla kuin ilman sitä olevilla PV-paneeleilla
- …
