88,377 research outputs found
Turbo NOC: a framework for the design of Network-on-Chip-basedturbo decoder architectures
No full textThis paper proposes a general framework for the design and simulation of network-on-chip-based turbo decoder architectures. Several parameters in the design space are investigated, namely, network topology, parallelism degree, the rate at which messages are sent by processing nodes over the network, and routing strategy. The main results of this analysis are as follows: 1) the most suited topologies to achieve high throughput with a limited complexity overhead are generalized de Bruijn and generalized Kautz topologies and 2) depending on the throughput requirements, different parallelism degrees, message injection rates, and routing algorithms can be used to minimize the network area overhead
La "zeriba" di Paolo Masera
No full textIl saggio nasce da una approfondita ricerca archivistica in funzione della mostra inaugurale del Museo delle Culture di Milano (Mudec) ed ha portato alla riscoperta di un protagonista altrimenti dimenticato dell'architettura moderna milanese, l'architetto Paolo Masera: direttore della rivista Edilizia Moderna, amico di Gio Ponti, fu un brillante conoscitore delle nuove tecnologie del Moderno e un instancabile sperimentatore, studioso dei sistemi costruttivi prefabbricati. La "zeriba" nasce come circolo ufficiali durante la campagna di guerra africana e si basa sull'impiego dei materiali locali secondo un principio di prefabbricazione leggera che, nelle intenzioni e nei criteri progettuali, avrebbe dovuto condurre a un fabbricato smontabile e trasportabile, come rammenta Ponti su "Stile". Nella realtà dei fatti la zeriba fu realizzata con un sistema di elementi modulari fabbricati con cannicci e materiali locali, ma la struttura portante divenne fissa per necessità contingenti
VLSI implementation of a multi-mode turbo/LDPC decoder architecture
No full textFlexible and reconfigurable architectures have gained wide popularity in the communications field. In particular, reconfigurable architectures for the physical layer are an attractive solution not only to switch among different coding modes but also to achieve interoperability. This work concentrates on the design of a reconfigurable architecture for both turbo and LDPC codes decoding. The novel contributions of this paper are: i) tackling the reconfiguration issue introducing a formal and systematic treatment that, to the best of our knowledge, was not previously addressed; ii) proposing a reconfigurable NoCbased turbo/LDPC decoder architecture and showing that wide flexibility can be achieved with a small complexity overhead. Obtained results show that dynamic switching between most of considered communication standards is possible without pausing the decoding activity. Moreover, post-layout results show that tailoring the proposed architecture to the WiMAX standard leads to an area occupation of 2.75 mm2 and a power consumption of 101.5 mW in the worst case
Illegittimità comunitaria della vigente disciplina delle espulsioni e possibili rimedi giurisdizionali
No full textInottemperanza dello straniero all’ordine di allontanamento e “direttiva rimpatri” UE : scenari prossimi venturi per il giudice penale italiano
No full text- …
